Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
1-38.doc
Скачиваний:
3
Добавлен:
01.03.2025
Размер:
218 Кб
Скачать
☆

21)Представление булевых функций логическими схемами методом прямого замещения. Оценка аппаратурных затрат по Квайну.

Курим конспект. Для оценки затрат оборудования применяется оценка сложности затрат по Квайну, определяемая числом входов всех элементов системы.

22)Синтез одноразрядного двоичного полусумматора. Синтез одноразрядного двоичного сумматора.

Курим конспект.

23)Последовательные и параллельные сумматоры.

В настоящие время наибольшее применение нашли два способа кодирования информации:

- потенциальный; - импульсный.

При любом способе машинные коды могут передаваться по линиям связи двумя способами: последовательно и параллельно. В первом случае нужна одна эл. цепь, сигналы по которой передаются строго синхронно, через промежутки времени ∆t. В соответствии со способом передачи слагаемых, сумматоры могут быть последовательного и параллельного действия. Сумматор последовательного действия строится из ОДС-3 и элемента задержки. Элемент задержки осуществляет задержку сигнала на время ∆t. Простейший сумматор параллельного действия – если для сложения n-разрядных чисел используется n одноразрядных сумматоров. На два первых входа каждого сумматора подаются соответствующие цифры слагаемых, а на третий вход – цифра переноса с соседнего младшего разряда. Из-за низкого быстродействия сумматоров последовательного действия и сумматоров параллельного действия с последовательным переносом в ЭВМ не используются.

24)Логические методы ускорения сложения чисел.

Это методы, которые обеспечиваются только за счет усложнения цепей выработки сигнала переноса без существенного изменения схем, которые вырабатывают цифру суммы. Исходным является ОДС-3.

Обеспеч.за счёт усложнения цепи выробатки сигнала переноса без сущ.измен.схемы,кот.вырабатывает цифры суммы. Исходными данными для реализации данного сумматора является ОДС-3. Следует отметить,что при увеличении разрядности быстродействие парал.символов с парал.переносом на пр.получается значит.меньше.Такое уменьш. связано с огранич.на параметры логич элементов.При увеличении разрядности сумматора

увеличиваются и аппаратурные затраты.В данном случае все nразрядов сумматора подразд.на n*=n/r,где r-разряд с.

25)Аппаратурные и аппаратурно-логические методы ускорения сложения.

Они обеспечиваются за счет усложнения цепей выработки сигналов переноса и сумм. Базируются на использовании специальных КС, ускоряющих формирование цифр суммы. Наибольшее быстродействие будет у сумматора, проектируемого как КС (2n+1 – входы, n+1 - выходы). На практике данный подход не используется, так как КС характеризуется большими затратами. На практике идея апп. Сложения применяется только для фиксированных групп разрядов. Исходные n-разрядные слагаемые разбиваются на r-разрядные группы, следовательно, числа трактуются как в 2^r-ичной двоично кодированной с/с.

26)Умножение двоичных чисел младшими разрядами вперед со сдвигом множимого влево.

Последовательность действий:

1)Обнуляется RG∑ЧП;

2)|Мн| заносится в младшие разряды RG|Мн|, а в старшие разряды заносятся нули. В В RG|Мт| заносится |Мт|;

3)Выполняется n шагов, каждый из которых включает две операции: «+» и сдвиг.

A)Формируется ЧП

B)ЧП суммируется с накапливаемой суммой ЧП из регистра суммы ЧП.

C)Полученная сумма заносится в регистр суммы ЧП

D)Содержимое RG|Мн| сдвигается влево на один разряд и одновременно содержимое RG|Мт| сдвигается вправо на один разряд

4)Прибавляем знаковый разряд

Тумн = n*τш = т*τсл τш=τсл

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]