Суммирование многоразрядных двоичных чисел параллельным сумматором с последовательным переносом.
Многоразрядный параллельный сумматор по модулю с последовательным переносом содержит n+1 одноразрядных параллельных сумматоров 1 по модулю, где n количество разрядов чисел суммирования. На вход А n сумматоров 1 подается код числа А, на вход В n сумматоров 1 подается код числа В. На входы А и В n+1-ого сумматора 1 подаются логические нули. На вход М всех сумматоров 1 подается код числа М. На вход Рi первого сумматора 1 подается логический ноль, на вход РМi первого сумматора 1 - логическая единица. Выход Р0 j-го сумматора 1 соединен со входом Pi (j+1)-го сумматора 1, выход РМ0 j-го сумматора 1 соединен со входом PM i (j+1)-го сумматора 1, где j=1, , n. Выход РМ0 (n+1)-го сумматора 1 является выходом переноса pmOut устройства, который соединен с управляющим входом W всех n+1 сумматоров 1. Выходы S всех сумматоров 1 являются информационными выходами устройства.
Существует два способа сложения в многоразрядных сумматорах:
a) Последовательное суммирование.
b) Параллельное суммирование.
Последовательное суммирование строится на основе одноразрядного комбинационного сумматора. Разряды подаются в сумматор по одному каналу последовательно во времени. В первый такт работы на входы ai bi подаются два слагаемых низшего разряда. После сложения выдается сумма Si на запоминающее устройство данного разряда. Цифра переноса ci+1 запоминается в триггере Т. В следующем такте работы на вход сумматора поступают слагаемые следующего разряда и из триггера цифра переноса низшего разряда. После суммирования сумма подается во внешнюю схему, а цифра переноса запоминается в триггере и подается в сумматор при подаче следующего более высокого разряда и т. д. до сложения всех разрядов.
Достоинство: простота исполнения.
Недостаток такого суммирования – малое быстродействие.
Параллельный сумматор составляется из одноразрядных сумматоров, число которых равно числу разрядов слагаемых. Числа всех разрядов поступают на сумматоры одновременно. Сигнал переноса образуется последовательно от младшего к старшему разряду. Поэтому необходимо некоторое время для установления конечного значения суммы.
Билет 10
Классификация электронных цепей дискретного действия.
Три особенности кмоп мультиплексоров.
Классификация электронных цепей дискретного действия.
Электронные цепи дискретного действия можно разделить на цифровые и импульсные устройства.
Все цифровые устройства подразделяются на комбинационные и последовательные (с памятью).
Последовательные устройства могут быть разделены на триггеры Т, на счетчики СТ, на регистры RG памяти и сдвига. Комбинационные устройства в свою очередь бывают кодирующие и арифметические. Кодирующие устройства на дешифраторы ИД/DC, мультиплексоры КП/MS, шифраторы ИВ/CD и преобразователи произвольных кодов(PLA,PROM X/Y, PE).
В арифметических устройствах наиболее широко известны сумматоры ИМ/SM, компараторы кодов COMP, схемы контроля четности М2 и арифметико-логические устройства ALU. К импульсным устройствам можно отнести мультивибраторы G и одновибраторы (ждущие мультивибраторы)G, компараторы напряжения, триггеры Шмидта, генераторы, частота которых управляется напряжением VCO.
Кодирующее устройство преобразует многоразрядный входной код в выходной код, построенный по иному закону. Работа кодирующего устройства задается таблицей истинности и не может быть описана достаточно простым алгоритмом(как например сумматор).