1Будова мікроконтролера at90s2313:, огляд алгоритмів,схемних та програмних рішень поставленої задачі
Рисунок 1.1 – Розміщення виводів мікроконтролера
На рисунку 1.1
VCC - вивід джерела струму
GND - земля
Port B (PB7.. PB0) - Порт B є 8-бітовим двонаправленим портом вводу/виводу. Для виводів порту передбачені внутрішні підтягуючі резистори (вибираються для кожного біта). Виводи PB0 і PB1 також є прямим (AIN0) та інверсним (AIN1) входами вбудованого аналогового компаратора. Вихідні буфери порту B можуть споживати струм до 20мА і безпосередньо управляти світлодіодними індикаторами. Якщо виводи PB0 .. PB7 використовуються, як входи і ззовні встановлюються в низький стан - вони є джерелами струму, якщо включені внутрішніпідтягуючі резистори. Крім того Порт B обслуговує деякі спеціальні функції, які будуть описані далі.
Port D (PD6.. PD0) - Порт D є 7-бітовим двонаправленим портом з внутрішніми підтягуючеми резисторами. Вихідні буфери порту D можуть споживати струм до 20мА. Як входи встановлені в низький стан, виводи порту D є джерелами струму, якщо задіяні підтягуючі резистори. Крім того Порт D обслуговує деякі спеціальні функції, які будуть описані далі.
RESET - Вхід скидання. Утримання на вході низького рівня протягом двох машинних циклів (якщо працює тактовий генератор), скидає пристрій.
XTAL1 - Вхід інвертуючого підсилювача генератора і вхід зовнішнього тактового сигналу.
XTAL2 - Вихід інвертуючого підсилювача генератора мікроконтролера.
XTAL1 і XTAL2 є входом і виходом інвертуючого підсилювача, на якому можна зібрати генератор тактових імпульсів. Можна використовувати як кварцові, так і керамічні резонатори. При підключенні зовнішнього тактового сигналу вивід XTAL2 залишається непідключеним, а XTAL1 підключається з виходу зовнішнього генератора.
Огляд архітектури at90s2313
Регістровий файл швидкого доступу містить 32 8-розрядних регістра загального призначення, доступ до яких здійснюється за один машинний цикл. Тому за один машинний цикл виповнюється одна операція АЛП. Два операнда вибираються з реєстрового файлу ->виконується операція ->результат її записується в регістровий файл - все за один машинний цикл.
Шість з 32 регістрів можна використовувати як три 16-розрядних покажчика в адресному просторі даних, що дає можливість використовувати високоефективну адресну арифметику (16-розрядні регістри X, Y і Z). Один з трьох адресних покажчиків (регістр Z) можна використовувати для адресації таблиць в пам'яті програм.
АЛП підтримує арифметичні і логічні операції з регістрами, з константами і регістрами. Операції над окремими регістрами також виконуються в АЛП.
Крім реєстрових операцій, для роботи з реєстрового файлу можуть використовуватися доступні режими адресації, оскільки регістровий файл займає адреси $00 - $1F в області даних, звертатися до них можна як до комірок пам'яті.
Простір введення складається з 64 адрес для периферійних функцій процесора, таких як керуючі регістри, таймери/лічильники і інші. Доступ до простору введення/виводу може здійснюватися безпосередньо, як до комірок пам'яті розташованих після реєстрового файлу ($20 - $5F).
Процесори AVR побудовані за гарвардської архітектури з роздільними областями пам'яті програм і даних. Доступ до пам'яті програм здійснюється за допомогою однорівневого буфера. Під час виконання команди, наступна вибирається з пам'яті програм. Подібна концепція дає можливість виконувати по одній команді за кожен машинний цикл. Пам'ять програм - це внутрішньо системназавантажувальна флеш-пам'ять.
За допомогою команд відносних переходів і виклику підпрограм здійснюється доступ до всього адресного простору. Велика частина команд AVR має розмір 16-розрядів, одне слово. Кожен адрес в пам'яті програм містить одну 16 - або 32-розрядну команду.
При обробці переривань і виклик підпрограм адреса повернення запам'ятовується в стеку. Стек розміщується в пам'яті даних загального призначення, відповідно розмір стека обмежений тільки розміром доступної пам'яті даних та її використанням у програмі. Всі програми користувача повинні ініціалізувати покажчик стека (SP) в програмі виконуваної після скидання (до того як викликаються підпрограми і дозволяються переривання). 8-розрядний покажчик стека доступний для читання/запису в області введення/виводу.
Доступ до 128 байтів статичного ОЗУ, регістрового файлу і регістрів вводу/виводу здійснюється за допомогою п'яти доступних режимів адресації підтримуваних архітектурою AVR.
Весь простір пам'яті AVR є лінійним і безперервним.
Гнучкий модуль переривань має власний керуючий регістр у просторі введення/виводу, і мітку глобального дозволу переривань у регістрі стану. Кожному перериванню призначений свій вектор у початковій області пам'яті програм. Різні переривання мають пріоритет у відповідності з розташуванням їх векторів. За молодшими адресами розташовані вектори з великим пріоритетом.