- •Огляд існуючих рішень
- •1.1 Принцип структурної організації програмованих логічних інтегральних схем.
- •1.2 Особливості проектування цифрових пристроїв на базі пліс.
- •1.3 Мікропрограмне управління
- •1.4 Класифікація блоків управління
- •1.5 Опис роботи бму
- •2. Розробка бму, алу та операційного пристрою
- •2.1 Опис алп
- •2.1.1 Опис математичної складової арифметико-логічного пристрою
- •2.1.2 Операційна схема
- •2.1.3 Змістовний мікроалгоритм
- •2.1.4 Функціональна схема арифметико-логічного пристрою
- •2.2.1 Закодований мікро алгоритм
- •2.2.2 Розрахунок параметрів бму
- •Набір, відлагодження та симуляція роботи розроблюваного пристрою
- •3.1 Опис роботи схеми алп
- •3.2 Опис роботи схеми бму
- •3.3 Опис операційного пристрою
- •3.3.1 Опис роботи операційного пристрою
- •3.3.2 Створення елементів
- •4. Тестування розробленого пристрою на апаратному відлагоджувальному комплексі
- •4.1 Розмітка пінів
- •4.2 Програмування пліс
- •5. Висновок
- •6. Список літератури:
2.1.2 Операційна схема
Рисунок 2.1Операційна схема пристрою множення третім способом
2.1.3 Змістовний мікроалгоритм
Початок
Кінець
RG1:=0; RG2:=X;
RG3:=Y; CT:=15
RG2.RG1:= RG2.RG1+RG3
RG2. RG1:=l(RG2. RG1).0
СT:=CT-1
RG2(n)
CT=0
ні
1
так
Рисунок 2.2Змістовний мікроалгоритм пристрою множення третім способом
2.1.4 Функціональна схема арифметико-логічного пристрою
Функціональна схема зображена на рисунку 2.3.
Рисунок 2.3Функціональна схема арифметико-логічногопристрою для обчислення функції
2.2.1 Закодований мікро алгоритм
Закодовані мікрооперації та сигнали приведені у таблиці 2.1.
Таблиця 2.1Таблиця кодування мікрооперацій
Таблиця кодування мікрооперацій |
|
Таблиця кодування логічних умов |
||||
МО |
УС |
|
ЛУ |
Позначення |
||
RG1:=0 RG2:=X RG3:=Y CT:=15 RG1:=RG1+RG3 RG1:=l(RG1).0 RG2:=l(RG2).0 CT:=CT-1 |
R W2 W3 WCT W1 SL1 SL2 dec |
|
RG2(n) CT=0 |
X1 X2
|
||
|
|
|
|
|
||
Закодований функціонально-структурниймікроалгоритм приведений на рисунку 2.4.
2.2.2 Розрахунок параметрів бму
Рисунок 2.4 Закодований функціонально-структурний мікроалгоритм
Визначимо параметри зони β1:
Визначимо розрядність адреси ПМК:
Розмістимо мікрокоманди в пам’яті, враховуючи початкову адреса згідно з технічним завданням (8h = 0010002) (рисунок 2.5).
Рисунок 2.5Розміщення команд у ПМК
При мінімальному кодуванні управляючих сигналів та горизонтальному програмуванні довжина зони β2 дорівнює кількості управляючих сигналів:
За технічним завданням, тривалість мікрооперації підсумовування становить 3 тактів. Тривалість усіх інших мікрооперацій вважатимемо рівною 1.
Отже, довжина зони β3 становить:
Для отримання необхідної затримки необхідно використати додатковий код часу затримки. Так як усі операції виконуються 1 такт, то :
tз = 3 – 1 =210 =0.102ПК= 1.102ДК.
Для перевірки на парність у зоні β4 необхідно виділити один розряд:
Враховуючи попередні обчислення отримаємо довжину команди:
Складемо таблицю кодування розрядів поля управління мультиплексором (таблиця 2.3).
Таблиця 2.2Таблиця кодування розрядів поля управління мультиплексором
Таблиця перемикання мультиплексора |
|
00 |
0 |
01 |
X1 |
10 |
X2 |
11 |
1 |
Карта програмування БМУ зображена у таблиці 2.3, структурна схема БМУ зображена на рисунку 2.6.
Таблиця 2.3Карта програмування БМУ
|
Адрес |
V |
K |
M |
Управляючі сигнали |
Затримка |
B4 |
|||||||||||||||||||||||||||||||
№ |
рядок |
стовпчик |
y0 |
y1 |
y2 |
y3 |
y4 |
ЗН |
|
|
||||||||||||||||||||||||||||
П(1) |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||||||||||||
2 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||||||||||||
3 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||||||||||||
4 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|||||||||||||||||
5 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
|||||||||||||||||
6 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
|||||||||||||||||
7 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|||||||||||||||||
К(8) |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|||||||||||||||||
Рисунок 2.6Структурна схема БМУ
