Набір, відлагодження та симуляція роботи розроблюваного пристрою
3.1 Опис роботи схеми алп
Особливість розробленої схеми АЛП в тому, що вона управляється лише сигналами з БМУ,не використовуючи синхросигал. Сигнали БМУ керують записом початкових значень в регістри, лічильником, зсувами та додаванням. Для занесення початкових значень в регістр використали елемент константи та мультиплексор, котрий по сигналу початкового стану записує початковий стан регістру, а при його відсутності подається значення з суматора. АЛП формує сигнали х1 та х2, котрі є управляючими сигналами для БМУ
Х1 – старший біт результату
Х2 – логічне «І» всіх розрядів лічильника. При Х2=1 множення закінчується.
Рисунок 3.1 – Схема АЛП |
3.2 Опис роботи схеми бму
Логічна схема з І2 та АБО2 перед REG3 забезпечує запис наступної адреси лише при старті роботи пристрою (подається сигнал Start і початкова адреса мікропрограми через мультиплексом MUXROM записується у REG3) або при наявності сигналу W. Сигнал W з’являється лише по сигналу CLK при нульовому стані.
Мультиплексор MUXROM та сигнал START забезпечують запис початкової адреси в регістри при сигналі START=1, та адреси з ROM при START=0.
Так як потрібно забезпечити запис спочатку у РАМК, і тільки потім – у РМК, потрібно поділити тактову частоту для інших елементів (у тому числі, й для АЛП) на два. Це досягається використанням Т-тригеру. Вводиться сигнал CLK, частота коливань якого вдвічі менша, ніж у clock. При зміні CLK на 1, clock змінюється на 0, але зміна CLK відбувається трохи раніше за clock. Це призводить до того, що спочатку записується адреса МК, а за мить – вона подається на лічильник та RMC. По переходу CLK у 0 відбувається запис до лічильника та RMC. До наступного переходу CLK у 1 вже буде відомо, чи завантажувати наступну адресу чи ні.
Для виділення сигналу помилки використовується логічна схема з елементів суматору по модулю 2. Для усунення короткочасних одиничних вихідних сигналів використовується фільтр на основі елементу затримки (D-тригер та І2).
Рисунок 3.2 – Схема БМУ |
Рисунок 3.3 – Временная диаграмма работы БМУ
Для конфігурації пам’яті ROM було використано MemoryInitializationFile для вказання вмісту.
Рисунок 3.4 – Файл памяти
3.3 Опис операційного пристрою
3.3.1 Опис роботи операційного пристрою
Схема пристрою зображена на рисунку 2.11
Часова діаграма роботи пристрою зображена на рисунку 2.12
Рисунок 3.5 – Схема операционного устройства |
Рисунок 3.6 – Временная диаграмма операционного устройства |
3.3.2 Створення елементів
Для набору, від лагодження та симуляції роботи створюваного пристрою використовувалася САПР Quartus || Version 9.1 Build 222 10/21/2009 SJFullVersion.Для проектування використовуємо сімейство пристроїв CycloneII, а з доступних пристроїв – EP2C35F672C6.
Необхідні елементи створюємо за допомогою мегафункцій(рис. 3.1).
Рисунок 3.7 – Выбор мегафункции для создание элемента
Таблиця 3.1 Мегафункції-предки елементів
Елемент |
Мегафункція-предок |
Cуматор |
LPM_ADD_SUB |
Лічильник |
LPM_COUNTER |
Регістр без зсуву |
LPM_FF |
Мультиплексор |
LPM_MUX |
Елемент збереження константи |
LPM_CONSTANT |
Регістр із зсувом |
LPM_SHIFTREG |
Пам’ять мікрокоманд |
ROM: 1-PORT |
Суматор за модулем 2 |
LPM_XOR |