58.Логические элементы на мдп транзисторах.

Логические элементы на МДП-транзисторах строятся на основе ключей с динамической нагрузкой, рассмотренных выше. В связи с этим ЛЭ строятся или на однотипных МДП-транзисторах, или на комплементарных МДП-транзисторах.

При построении ЛЭ на однотипных МДП-транзисторах. В настоящее время предпочтение отдается МДП-транзисторам с индуцированным каналом n-типа, которые обеспечивают более высокое быстродействие логического элемента. Анализ ЛЭ на МДП-транзисторах проще, чем ЛЭ на биполярных транзисторах, потому что во входных цепях практически отсутствует ток (напомним, что полевые транзисторы обладают большим входным сопротивлением и поэтому работают в режиме управления напряжением). Следовательно, при работе в цепочке отдельные ЛЭ функционируют независимо друг от друга и каждый из них можно анализировать без учета влияния предыдущего и последующего ЛЭ. В частности уровни U⁰и U¹ не зависят от нагрузки и остаются такими же, как и в режиме холостого xодa. Влияние последующего ЛЭ сводится к увеличению выходной емкости данного ЛЭ.

На рис. 3.18, а приведена схема ЛЭ, реализующего логическую функцию ИЛИ–НЕ. При подаче на оба входа Х₁ и Х₂ или на любой из них высокого уровня напряжения U¹ оба транзистора VT1 и VТ2 или один из них открыты и на выходе Y устанавливается низкий уровень напряжения  В (логический нуль). Если на обоих входах Х₁ и Х₂ действует напряжение низкого уровня U⁰, то транзисторы VT1 и VТ3 закрыты и на выходе устанавливается высокий уровень напряжения . Таким образом логический перепад составляет .

Логический элемент на рис. 3.18, б реализует функцию И–НЕ. Если хотя бы один из управляющих транзисторов закрыт (VT1 или VT2), т. е. на одном из входов действует низкий уровень напряжения U⁰ то на выходе схемы имеем высокий уровень напряжения . Схема переключается в другое состояние (низкий уровень напряжения на выходе) только тогда, когда на всех входах действуют высокие уровни напряжения U¹ (транзисторы VT1 и VT2 открыты). Если высокий уровень напряжения на выходе в этой схеме такой же, как и в предыдущей (рис. 3.18, а), то U⁰ больше, так как он пропорционален числу последовательно включенных управляющих транзисторов. Следовательно, логический перепад ИЛ в схемах, выполняющих операцию И–НЕ будет меньше. Поэтому с увеличением числа входов помехоустойчивость схемы И–НЕ уменьшается, что ограничивает число входов. Быстродействие ЛЭ на однотипных МДП-транзисторах, как и аналогичных ключей, ограничивается скоростью перезаряда емкости нагрузки С_н, величина которой пропорциональна количеству нагрузочных ЛЭ.

 

Рис. 3.18

Логические элементы на комплементарных МДП (КМДП) транзисторах изображен на рис. 3.19. Двухвходовая схема ЛЭ КМДП, реализующая функцию ИЛИ–НЕ, приведена на рис. 3.19, а. Схема на рис. 3.19, б реализует логическую функцию И–НЕ. Из рис. 3.19, а видна закономерность КМДП логических элементов: параллельное соединение однотипных транзисторов сопровождается последовательным включением транзисторов другого типа. Выполняемая логическая операция определяется включением транзисторов «нижнего яруса» (в схемах на рис. 3.19 – это n-канальные транзисторы VT1 и VT2). ЛЭ на КМДП-транзисторах сохраняют все достоинства аналогичных ключей, в частности, ничтожную потребляемую мощность в статических состояниях.

Действие на входах параллельно соединенных управляющих транзисторов VT1 и VT2 уровня логического нуля U⁰ обусловливает их закрытое состояние, при этом последовательно соединенные нагрузочные транзисторы VТ3 и VT4 открыты и на выходе схемы и на выходе схемы устанавливается напряжение

Если хотя бы на один из входов поступает сигнал логической единицы U¹, то открывается соответствующий управляющий транзистор (VT1 или VT2), а связанный с ним нагрузочный транзистор (VТ3 или VT4) закрывается.

 

Рис. 3.19

На выходе схемы устанавливается напряжение U⁰  0.

В схеме И-НЕ (рис. 3.19,б) при действии уровня логического нуля U⁰ на входах схемы оба управляющих транзистора VT1 и VT2 закрыты, а нагрузочные транзисторы VТ3 и VT4 открыты – на выходе схемы будем иметь высокий уровень напряжения U¹  Е. Состояние (схемы не изменится, если напряжение U⁰ поступает только на один из входов, так как один из последовательно включенных управляющих транзисторов остается закрытым.

При подаче на входы схемы высокого уровня напряжения U¹ управляющие транзисторы VТ1 и VT2 открыты, а нагрузочные VТ3 и VT4 закрыты, и на выходе схемы устанавливается низкий уровень напряжения U⁰  0.

Таким образом, КМДП ЛЭ, кроме высокой экономичности, характеризуются и высокой эффективностью использования напряжения источника питания, так как логический перепад .

В настоящее время именно КМДП ЛЭ используются в большинстве микропроцессоров и телекоммуникационных БИС.