59.Основные параметры цифровых интегральных схем и система обозначений цифровых интегральных схем.

Основными параметрами являются:

– реализуемая логическая функция;

– быстродействие;

– коэффициент объединения по входу;

– коэффициент разветвления по выходу (нагрузочная способность);

– помехоустойчивость;

– потребляемая мощность;

– устойчивость против внешних воздействий;

– степень интеграции;

– надежность.

Система обозначений ИС состоит из пяти элементов:

1 элемент – идентификатор типа корпуса (одна буква).

Р – пластмассовый корпус с вертикальным расположением выводов (ВРВ);

М – керамический, металлокерамический или металлостеклянный корпус с ВРВ;

Е – металлополимерный корпус с ВРВ;

А – пластмассовый планарный корпус;

И – металлокерамический планарный корпус;

Б – бескорпусное исполнение ИС;

Н – металлокерамический планарный микрокорпус.

Отсутствие обозначения – металлокерамический безвыводной микрокорпус.

2 элемент – цифра, обозначающая группу ИС.

1, 5, 6, 7 – полупроводниковые;

2, 4, 8 – гибридные;

3 – прочие (пленочные, вакуумные, керамические и т.п.).

3 элемент – три или две цифры от 000 до 999 или от 00 до 99.

Они обозначают порядковый номер серии микросхемы. Таким образом, первые цифры, образованные двумя элементами, определяют полный номер серии ИС.

4 элемент – две буквы.

Первая буква соответствует подгруппе;

Вторая буква соответствует – виду ИС.

Так, в обозначении подгруппы логических элементов обязательно присутствует буква Л (подгруппа) и буква, обозначающая вид ИС по выполняемой логической функции.

Например, логический элемент И обозначается как ЛИ, а элемент НЕ – как ЛН.

5 элемент – условный номер ИС по функциональному признаку в данной серии (одна – две цифры).

60.RS-триггер.

Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые транзисторы), в прошлом — электромагнитные реле, электронные лампы. В настоящее время логические схемы, в том числе с использованием триггеров, создают в интегрированных средах разработки под различные программируемые логические интегральные схемы (ПЛИС). Используются, в основном, в вычислительной технике для организации компонентов вычислительных систем: регистров, счётчиков, процессоров, ОЗУ.

RS-триггер асинхронный

S	R	Q(t)	Q(t)	Q(t+1)	Q(t+1)
0	0	0	1	0	1
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	1	0
1	1	0	1	не определено	не определено
1	1	1	0	не определено	не определено

Асинхронный RS-триггер с инверсными входами

RS-триггер^[10][11], или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым (так как вводит схему в режим генерации), в более сложных реализациях RS-триггер переходит в третье состояние QQ=00. Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер переходит в состояние, определяемое оставшейся «1». Таким образом RS-триггер имеет три состояния, из которых два устойчивых (при снятии сигналов управления RS-триггер остаётся в установленном состоянии) и одно неустойчивое (при снятии сигналов управления RS-триггер не остаётся в установленном состоянии, а переходит в одно из двух устойчивых состояний).

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

RS-триггеры иногда называют RS-фиксаторами^[12]

	Условное графическое обозначение асинхронного RS-триггера(рис слева)		Логическая схема асинхронного RS-триггера на элементах 2И–НЕ(рис слева)
	Граф переходов асинхронного RS-триггер		Карта Карноасинхронного RS-триггера
	Асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ

Схема устранения дребезга контактов

RS-триггер синхронный

C	S	R	Q(t)	Q(t+1)
0	x	x	0	0
			1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	не определено
1	1	1	1	не определено

Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.

Алгоритм функционирования синхронного RS-триггера можно представить формулой

где x — неопределённое состояние.

	Условное графическое обозначение синхронного RS-триггера		Схема синхронного RS-триггера на элементах 2И-НЕ
	Граф переходов синхронного RS-триггера		Карта Карно синхронного RS-триггера

61.D-триггер.

D-триггеры также называют триггерами задержки(от англ. Delay).

D-триггер синхронный

Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и сдополнительными асинхронными инверсными входами S и R

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

D-триггер (D от англ. delay — задержка^[13][14][15] либо от data^[16] - данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.

Условное графическое обозначение D-триггера со статическим входом синхронизации С

62 T- триггер.

T-триггеры

Т-триггер часто называют счётным триггером, так как он является простейшим счётчиком до 2.

Т-триггер асинхронный

Асинхронный Т-триггер не имеет входа синхронизации С.

Работа схемы асинхронного двухступенчатого T-триггера с парафазным входом на двух парафазных D-триггерах на восьми логических вентилях2И-НЕ. Слева — входы, справа — выходы. Синий цвет соответствует 0, красный — 1

T-триггер синхронный

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

Условное графическое обозначение (УГО) синхронного T-триггера с динамическим входом синхронизации С на схемах.

63.. JK- триггер.

JK-триггеры

JK-триггер с дополнительными асинхронными инверсными входами S и R

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

JK-триггер^[19][20] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К^[21].

Алгоритм функционирования JK-триггера можно представить формулой

	Условное графическое обозначение JK-триггера со статическим входом С		Граф переходов JK-триггера
	Карта Карно JK-триггера