Триггеры

Триггер – устройство с двумя устойчивыми состояниями, элемент памяти для хранения 1 бита информации. Устройства, содержащие элементы памяти, называются последовательностными схемами или конечными автоматами. Логическое состояние последовательностных схем зависит не только от комбинации входных сигналов в заданный момент времени, но и от комбинации сигналов в предшествующие моменты времени. Триггер обладает памятью и относится к классу последовательностных схем. Он способен хранить 1 бит информации: 0 или 1. Триггер имеет два устойчивых состояния и сохраняет любое из них сколь угодно долго после снятия внешнего напряжения, вызвавшего переход триггера из одного состояния в другое.

Основу любого триггера составляет запоминающая ячейка, или бистабильная из двух инвертирующих логических элементов, соединенных в замкнутую цепь с положительной обратной связью . Соединяя в замкнутую цепь элементы ИЛИ—НЕ, получим асинхронный RS-триггер (рис. 8). RS- триггер имеет два установочных входа и , и два выхода и . Название триггера происходит от английских слов reset — сброс, set — установка.

Анализируя схему, составим временные диаграммы (Рис. 9), поясняющие работу схемы.

Исходное состояние, входные сигналы равны 0. Предположим, что (интервал времени 1). Комбинация входных сигналов нижнего элемента ИЛИ-НЕ в этом случае будет 00, его выход будет в состоянии 1. В результате на входах верхнего элемента получим комбинацию сигналов 01. Его выход при этом принимает значение 0. Круг замкнулся. По цепи положительной обратной связи на выходе получено состояние , принятое в качестве исходного. Это устойчивое состояние, в котором триггер «сам себя удерживает». Аналогично можно доказать устойчивость состояния . Схема может находиться сколь угодно долго в одном из двух устойчивых состояний.

Установка единицы (момент времени 2), необходимо задать S = 1 и R = 0. При этом станет равным 0. Изменение произойдет после установки S = 1 с единичной задержкой. Комбинация сигналов на входе верхнего элемента станет равной 00. Спустя время, равное единичной задержке, Q станет равным 1.

Установка нуля (момент времени 3), необходимо подать S = 0 и R = 1. Вход R называют входом сброса. Вначале изменит состояние верхний элемент, и появится сигнал , затем изменит состояние нижний элемент, и появится сигнал .

Запрещенная комбинация. Подачи сигнала 1 на оба входа избегают и считают ее запрещенной, так как при этом схема находится в неопределенном состоянии. В соответствии с изложенным составлена таблица переключений RS-триггера на логических элементах ИЛИ-НЕ (Таблица 8).

4. Двухступенчатый rs -триггер.

Для многих применений необходимо, чтобы триггер изменял свое состояние не во время действия тактового импульса, а только после его окончания, чтобы информация на выходе появилась только после того, как входы триггера окажутся запертыми. Одной из таких схем является двухступенчатый, или двухтактный RS -триггер(рис. 13), состоящий из двух триггеров: главного и вспомогательного. Такую структуру называют MS (Master-Slave). Триггеры работают поочередно, вследствие того, что тактовые импульсы на вспомогательный триггер подаются через инвертор. Двухступенчатые триггеры относятся ко второму типу.

Вспомогательный триггер переписывает информацию с выхода главного триггера по окончании очередного тактового импульса. Очень важно, чтобы триггеры действительно работали поочередно, и вспомогательный триггер не отпирался до полного запирания главного триггера. С этой целью вводят дополнительное запирающее смещение в цепь подачи синхронных импульсов вспомогательного триггера.

Регистр хранения n-разрядного слова можно представить:

Данный регистр построен на синхроных RS-триггерах. В схеме регистра предусмотрены цепи обеспечивающие выполнение дополнительных микроопераций. Обьединение входов R каждого триггера образует шину гашения (или "установка 0"). Для установкирегистра в состояние "0" необходимо подать одновременно сигналы соответствующие "1" по шине "уст.0" и шине "C" обьединяющей синхронизирующие входы триггеров. Цепь параллельного приема кода x1, x2...xn представлена конъюнкторами, выходы которых связаны с установочными входами S триггеров. Входы этих конъюнкторов объединены общей шиной "P". Выполнение микроопераций приема заключается в следующем. Принимаемые коды x1, x2...xn подаются на входы конъюнкторов, до его подачи регистр устанавливается в состояние "0". Затем подается сигнал по шине "P" и "C". В разрядах где xi=1 происходит установка триггера в единичное состояние; в разрядах где xi=0 состояние триггеров неизменное. Микрооперация выдачи реализуется с помощью конъюнкторов на входы которых поступают сигналы с прямых выходов триггеров. Вторые входы этих конъюнкторов объединены шиной выдачи "В". Подавая сигнал по шине "В" получаем на выходе конъюнкторов прямой код x1, x2...xn. Реализация микрооперации преобразования осуществляется аналогично микрооперации "выдача". При подаче сигнала по шине "Пр"которая объединяет конъюнкторы управляемые инверсными выходами Qi триггеров, на выходе конъюнкторов появляется обратный код x1, x2...xn. Кроме таких регистров широко используются регистры с парафазным приемом и выдачи информации. Такое решение не требует предварительной установки в "0" элементов хранения при выполнениии приема. Схему такого регистра, отражающего параллельный прием кода и на триггер Тi можно представить в след. виде:

Для приема необходимо подать сигнал по шинам "C1" и "П". Чтобы триггер Тi в даннной схеме осуществлял хранение кода достаточно исключить подачу сигнала по шине "П". Использование парафазной передачи позволяет совместить выдачукода с одного регистра с приемом кода на другой регистр. Для этого осуществляется коммутация выхода Qi триггера Тi со входом S триггера Тi' и выходом Qi* триггера Тi со входом R триггера Тi'. Для парафазонй передачи кода с Тi на Тi' достаточно подать сигнал по шине C2.