- •1)Основные классы интегральных схем и их разновидности. Эсл схемы.
- •2) Основные классы интегральных схем и их разновидности. Кмоп схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3)Основные классы интегральных схем и их разновидности. Ттл схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •4)Основные классы интегральных схем и их разновидности. И2л схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •5)Использование схем с тристабильными выходами в цифровых устройствах.
- •6)Комбинационные цифровые устройства. Сумматоры и полусумматоры.
- •7)Комбинационные цифровые устройства. Пороговые схемы.
- •9)Комбинационные цифровые устройства. Мультиплексоры и демультиплексоры.
- •11)Комбинационные цифровые устройства. Дешифратор.
- •12)Комбинационные цифровые устройства. Цифровые компараторы.
- •13)Устройства последовательного типа. Триггеры. Классификация по функциональному признаку и по способу записи информации в триггер.
- •14)Rs триггер и их разновидности. Реализация. Режим работы.
- •Синхронные rs-триггеры
- •15)D-триггеры. Реализация. Режим работы.
- •16)Jk-триггер. Реализация. Режим работы.
- •17)Триггеры с внутренней задержкой.
- •18)Триггеры. Классификация триггеров. Счетный режим работы триггеров. Использование триггеров при построении регулярных цифровых устройств.
- •19)Классификация регистров. Регистры памяти.
- •20)Регистры сдвига.
- •21)Универсальные ригистры.
- •22)Статические озу.
- •23)Счетчики. Классификация. Суммирующие двоичные счетчики. Их реализация.
- •24)Двоичные вычитающие и реверсивные счетчики.
- •25)Счетчики с произвольным коэффициентом счета. Их реализация.
- •26)Устройства для аналого-цифрового преобразования электрических сигналов в сау.
- •27)Классификация ацп. Ацп с двойным интегрированием.
- •28)Ацп с накоплением.
- •29)АЦп сравнения. Ацп поразрядного кодирования.
- •30)Параллельные ацп.
- •31)Последовательно-Параллельные ацп.
- •Параметры цап
- •34)Микропроцессоры. Структура, организация и функционирование микропроцессорных систем.
- •35)Существующая классификация основных типов однокристальных микроконтроллеров, используемых в системах управления и контроля.
- •37)Организация памяти микропроцессорных систем. Виды памяти.
- •38)Понятие системы команд. Виды команд. Формат команд. Коп. Операнд.
- •39)Способы адресации, используемые в мп и мк.
- •40)Архитектурные методы повышения производительности микроконтроллеров.
- •41,48)Виды обмена информацией между мпс и периферийными устройствами.
- •43)Запросы на прерывание. Порядок обслуживание прерываний и тд.
- •45)Структура микропроцессора Кр580вм80а
- •46) Алгоритм управления циклом выполнения команд управляющего автомата мп к580.
- •47)Risc микроконтроллеры. Особенности их архитектуры и функционирования.
- •50)8Ми разрядные периферийные микроконтроллеры pic.
- •51)8Ми разрядные универсальные однокристальные микроконтроллеры Intel mcs-51.
- •52)8Ми разрядные универсальные однокристальные микроконтроллеры семейства avr/
- •54)16 Разрядные универсальные микроконтроллеры семейства Сиеменс.
- •55)32 Разрядные микроконтроллеры.
- •56)Контроллеры цифровой обработки сигналов. Dsp процессоры.
- •57)Программируемые логические интегральные схемы.
22)Статические озу.
Схемы, в которых в качестве запоминающей ячейки используется параллельный регистр называются статическим оперативным запоминающим устройством — статическим ОЗУ (RAM — random access memory — память с произвольным доступом), т.к. информация в нем сохраняется все время, пока к микросхеме ОЗУ подключено питание. В микросхемах ОЗУ присутствуют две операции: операция записи и операция чтения. Для записи и чтения информации можно использовать различные шины данных (как это делается в сигнальных процессорах), но чаще используется одна и та же шина данных. Это позволяет экономить внешние выводы микросхем, подключаемых к этой шине и легко осуществлять коммутацию сигналов между различными устройствами. Сигнал записи WR позволяет записать логические уровни, присутствующие на информационных входах во внутреннюю ячейку ОЗУ (RAM). Сигнал чтения RD позволяет выдать содержимое внутренней ячейки памяти на информационные выходы микросхемы. В приведенной на рисунке 1 схеме невозможно одновременно производить операцию записи и чтения, но обычно это и не нужно. Конкретная ячейка ОЗУ выбирается при помощи двоичного кода — адреса ячейки. Объем памяти ОЗУ (RAM) зависит от количества ячеек, содержащихся в ней или, что то же самое, от количества адресных проводов. Количество ячеек в ОЗУ можно определить по количеству адресных проводов, возводя 2 в степень, равную количеству адресных выводов в микросхеме
Вывод
выбора кристалла CS микросхем ОЗУ
позволяет объединять несколько микросхем
для увеличения объема памяти ОЗУ.
23)Счетчики. Классификация. Суммирующие двоичные счетчики. Их реализация.
Счетчиком называется устройство, предназначенное для подсчета числа входных сигналов и хранения в определенном двоичном коде этого числа(1 и 0, Сигналы "0" не изменяют их внутренние состояния).
Основная характеристика счетчика – модуль счета, или емкость счетчика Kсч.. Это количество поступивших входных сигналов, которое возвращает счетчик в исходное состояние.
Количество триггеров, необходимое для реализации счетчика, равно m = log2 Kсч., где m – ближайшее большее целое число.
Счётчики классифицируют:
по числу устойчивых состояний триггеров (на двоичных триггерах; на троичных триггерах; на n-ичных триггерах)
по модулю счёта (двоично-десятичные; двоичные; с произвольным постоянным модулем счёта; с переменным модулем счёта)
по направлению счёта (суммирующие; вычитающие;реверсивные)
по способу переключения триггера (синхронные; асинхронные)
Последовательные счетчики
частота переключения каждого следующего триггера уменьшается вдвое, счетчик можно построить как цепочку последовательно включенных счетных триггеров.
Построим такой счетчик на JK-триггерах.
А
б
Последовательный суммирующий счетчик на JK-триггерах (асинхронный) – а; временная диаграмма его работы – б
Данный счетчик может работать как вычитающий. Для этого необходимо сигналы на входы последующих разрядов подавать с инверсных выходов триггеров предыдущих разрядов.
(по мере продвижения сигнала от младшего разряда к старшему задержка суммируется и может произойти искажение информации, в общем случае суммарная задержка пропорциональна числу триггеров, что снижает быстродействие счетчика).
Счетчики с параллельным переносом (все синхронные)
(выходы всех предшествующих разрядов соединяются с входами триггера последующего разряда, поэтому длительность переходного процесса определяется только длительностью переходного процесса одного разряда и не зависит от количества триггеров).
Вычитающий счетчик.
отличается от суммирующего тем, что сигналы на входы J и K последующих триггеров необходимо подавать с инверсных выходов триггеров предшествующих разрядов. Так как исходное состояние вычитающего счетчика – единицы во всех разрядах, то организуется общая шина установки по S-входам.
Суммирующий счетчик.работает противополож вычит
Реверсивный счетчик - Такой счетчик должен, в зависимости от сигналов управления, обеспечивать или режим суммирования, или режим вычитания входных сигналов.
Двоично-десятичные счетчики. Двоично-десятичные счетчики имеют K сч. = 10.
Суммирующие двоичные счетчики
Счетчик построен на D-триггерах, тактируемых фронтом синхроимпульса, преобразованных в асинхронные Т-триггеры (инверсный выход триггера () соединен с информационным входом (Di)).
Входом счетчика служит вход крайнего левого триггера (Т0), двоичный код результата счета формируется на выходах триггеров Q0, Q1, Q2, Q3 (Q0 — младший, а Q3 — старший разряды результата счета). Емкость рассматриваемого счетчика К=24=16, поэтому максимальное показание счетчика, соответствующее подаче на его вход 15 счетных импульсов Q3Q2Q1Q0=11112=1×23+1×22+1×21+1×20=1510. 16-й счетный импульс устанавливает все триггеры в исходное (нулевое) состояние, следовательно, шина “сброс” (установка “0”) необходима лишь в начале работы счетчика. Так как после подачи каждого очередного входного импульса Т-триггер переходит в противоположное состояние, период следования импульсов на выходах каждого разряда в два раза больше, чем на его входе. В любой момент времени состояние счетчика (триггеров его образующих) однозначно определяет число импульсов, поступивших на его вход.
