39 Пример усилителя на логических элементах

Рисунок – Усилитель на логических элементах

Данная схема представляет собой мультивибратор.

Если заставить логические элементы работать в линейном режиме, то можно построить усилитель с положительной ОС и использовать как генератор

40

Примеры интегральных схем мультивибраторов

КР1533АГЗ – сдвоенныйодновибратор с повторным запуском.

k — коэффициент, характеризующий свойства конкретной микросхемы, например, для микросхемы КР1533АГЗ k = 0,45.

, ,

, ,

k — коэффициент, характеризующий свойства конкретной микросхемы, например, для микросхемы КР1533АГЗ k = 0,45.

при R1=R2=R иC1=C2=C:

, .

Из временны диаграмм видно, что данная сема работает как мультивибратор.

41

Запоминающие устройства на интегральных микросхемах

Запоминающие устройства предназначены для хранения больших объемов информации. Запоминающая ячейка – элемент ячейка, в которой хранится 1 бит информации.

В ходная шина имеет доступ ко всем ячейкам. Выходная шина тоже имеет доступ ко всем ячейкам.

Рисунок 1 – Зпоминающее устройство

Адресация ячеек – номер строки и номер столбца.

Рисунок 2­– Схема работы запоминающего устройства

CS – chipselect (выбор типа кристалла). Если CS=1, то на выходе (Out) устанавливает третье состояние (Out отключается от внутренней части схемы). При CS=0 выход активен (все устройства работают).

– read / write (считывание запись). Если считывание, запись. Адреса строк и столбцов задается в виде кода.

Запоминающее устройство

42

Краткие сведения об оперативных запоминающих устройствах

Оперативные запоминающие устройства (RAM, RandomAccessMemory, то есть запоминающие устройства произвольного доступа). Информация в ОЗУ хранится только в течении времени, пока к такому устройству подведено U_пит.При выключении информация стирается.Все оперативные запоминающие устройства с произвольным доступом (RAM) можно разделить на два типа:

1. DRAM (динамическая RAM).

2. SRAM (статическая RAM).

Статическая оперативная память (Static RAM – SRAM). Она названа так потому, что в отличие от динамической оперативной памяти, для сохранения ее содержимого не требуется периодической регенерации. Но это не единственное ее преимущество. SRAM имеет более высокое быстродействие, чем динамическая оперативная память.

43

Краткие сведения о постоянных запоминающих устройствах

Постоянные запоминающие устройства (ПЗУ) (ReadOnlyMemory (ROM)). ROM – это память, предназначенная только для чтения.,.

Все постоянные запоминающие устройства можно разделить на три типа:

1. Однократно программируемые на заводе-изготовителе (ROM).

2. Однократно программируемые пользователем (PROM).

3. Многократно программируемые пользователем с ультрафиолетовым стиранием информации (EPROM).

4. Многократно программируемые пользователем с электрическимстиранием информации (EЕPROM). Разновидность EЕPROM Flas-память

44

Цифровые линии задержки

Цифровая линия задержки – это устройство, предназначенное для сдвига сигналов во времени. Различают регулируемые и постоянные линии задержки.

Регулируемыми называют такие линии задержки, время задержки сигнала в которых можно изменять. Постоянными – в которых время задержки сигнала неизменно.

Рассмотрим схему регулируемой линии задержки (рис. 18.3).

Рисунок 18.3 – Цифровая регулируемая линия задержки

В данной схеме:

– задерживает СИ на время необходимое для срабатывания счетчика. – компенсирует задержку вносимую мультиплексором MS;

– вносит задержку в работу D – триггера;

D – триггер нужен для того, чтобы считывать информацию с ОЗУ (RAM) в момент, когда выход его активен;

СНУ – схема начальной установки (в момент вкл. питания формирует один импульс);

ФК – формирователь кода;

Ст1 – двоичный счетчик “чтения”;Ст2 – двоичный счетчик “записи”;

DC – дешифратор срабатывающий, когда на его входах будут все “0”;

MS – мультиплексор;

RAM – оперативное запоминающее устройство;Гси – генератор синхроимпульсов.

Величина задержки определяется разницей адресов ячеек RAM, в которую производится запись и чтение. Эти два адреса формируются двоичными счетчиками “чтения” (Ст1) и “записи” (Ст2) и подаются попеременно мультиплексором на адресные входы RAM. Генератор синхроимпульсов (Гси) обеспечивает синхронизацию в схеме, а так же определенные командные сигналы. Для обеспечения разных по величине задержек, в схеме предусмотрен формирователь кода (ФК), который обеспечивает заданную дискретность перестройки задержки. Схема начальной установки (СНУ) служит для обнуления счетчиков Ст1 и Ст2, после подачи питания на схему. Линии задержек служат для задержки сигналов на небольшое время, когда это необходимо. До тех пор, пока счетчик “чтения” (Ст1) не перебрал все адреса ячеек памяти до той, в которой была проведена первая запись, на выходе схемы будет сформирован уровень “0”. Когда этот счетчик дойдет до той ячейки памяти, в которую была проведена первая запись, на выходе схемы начнет формироваться выходной импульс.

45