19 Триггеры
Триггер – комбинационное логическое устройство с двумя устойчивыми состояниями на выходе. По функциональному назначению различают: R-S, T, D, J-K триггеры, и комбинированные R-S-D и R-S-J-K триггеры.
R-S триггер – это устройство, имеющее два информационных входа S и R таких, что:
1) Если S=1 и R=0, то Q=1.
2) Если S=0 и R=1, то Q=0.
3) Если S=0 и R=0, то Qt+1=Qt (триггер сохраняет предыдущее состояние).
4) Если S=1 и R=1 – запрещенное состояние.
S – "Set" – вход установки в "1".
R – "Reset" – вход установки в "0".
Таблица 8.1 – Состояния R-S триггера
S |
R |
Qt |
Qt+1 |
1 |
0 |
0 1 |
1 1 |
0 |
1 |
0 1 |
0 0 |
0 |
0 |
0 1 |
0 1 |
1 |
1 |
Запрещено |
|
Рисунок 8.2 – Принципиальная схема R-S триггера
Рисунок 8.3 – Временные диаграммы R-S триггера
R-S триггер с инверсными входами
R-S триггер с инверсными входами – устройство, имеющее два информационных входа S и R таких, что:
1) Если S=0 и R=1, то Q=1.
2) Если S=1 и R=0, то Q=0.
3) Если S=1 и R=1, то Qt+1=Qt (триггер сохраняет предыдущее состояние).
4) Если S=0 и R=0 – запрещенное состояние.
Рисунок 8.4 – Условное обозначение R-S триггера с инверсными входами
Таблица 8.2 – Состояния R-S триггера с инверсными входами
|
|
Qt |
Qt+1 |
0 |
1 |
0 1 |
1 1 |
1 |
0 |
0 1 |
0 0 |
1 |
1 |
0 1 |
0 1 |
0 |
0 |
Запрещено |
|
Рисунок 8.5 – Принципиальная схема R-S триггера с инверсными входами
Синхронный R-S триггер
В синхронных R-S триггерах все переключения происходят только в моменты времени, которые соответствуют наличию синхронизирующего сигнала.
Рисунок 8.6 – Принципиальная схема синхронного R-S триггера
Рисунок 8.7 – Временные диаграммы синхронного R-S триггера
T-триггер
T-триггер (счетный триггер) меняет свое состояние каждый раз на противоположное, когда на его вход C поступает сигнал.
Рисунок 8.9 – Условное обозначение счетного триггера
Рисунок 8.10 – Временные диаграммы счетного триггера
Счетные триггеры в интегральном исполнении не выпускаются, а формируются из других типов триггеров путем определенного соединения их выводов.
D-триггер
D-триггер – это устройство, которое запоминает информацию, которая присутствует на входе D в момент прихода синхроимпульса на вход C.
Рисунок 8.11 – Условное обозначение D-триггера
Рисунок 8.12 – Временные диаграммы D-триггера
Рисунок 8.13 – D-триггер в режиме счетного триггера
J-K триггеры
Рисунок 8.14 – Условное обозначение J-K триггера
J-K триггер имеет два информационных входа J и K, и вход синхронизации C. При условии J=K=1 этот триггер работает как счетный триггер (переключается каждый раз в противоположные стороны, когда синхроимпульс поступает на вход C), а в остальных случаях работает как синхронный R-S триггер, причем вход J соответствует входу S, а вход K – входу R.
Таблица 8.3 – Состояния J-K триггера
J |
K |
Qt |
Qt+1 |
1 1 |
1 1 |
0 1 |
1 0 |
1 1 |
0 0 |
0 1 |
1 1 |
0 0 |
1 1 |
0 1 |
0 0 |
0 0 |
0 0 |
0 1 |
0 1 |
Рисунок 8.15 – J-K триггер в режиме счетного триггера
Рисунок 8.16 – J-K триггер в режиме счетного триггера
Рисунок 8.17 – J-K триггер в режиме D-триггера
R-S-D триггеры
Если R=S=0, то R-S-D триггер работает как D-триггер, а в остальных случаях – как асинхронный R-S триггер.
Рисунок 8.18 – Условное обозначение R-S-D триггера
R-S-J-K триггеры
R-S-J-K триггер работает как J-K триггер, если S=R=0, а в остальных случаях работает как R-S триггер.
Рисунок 8.19 – Условное обозначение R-S-J-K триггера