Передача данных по линии связи

На рис. 6.14 поясняется процесс передачи данных по линии связи с контролем нечетности. Для проверки правильности передачи необходимо использовать две микросхемы контроля четности. Левая интегральная схема (ИС) является генератором контрольного разряда, передаваемого двумя сигналами (с учетом того, что ЕЕ = 0, ОЕ = 1):

РЕ, = 2 * , р=0

РО = 2 * Ор = РЕ,

р=0

Схема справа производит контроль нечетности принятых данных ^7 - на основании контрольного разряда РЕ' и РО,':

ре₂ = ре;-2 * я;+РО[-2 ч.

р=0 р=0

При отсутствии ошибок в линии связи Б'_р = Б_р для всех р,

РЕ 2 = РЕ, - 2 * + РЕ, - 2 Ч = РЕ1 ©2 Ч

р=0 р=0

р=0

Рис. 6.15. Контроль данных при передаче по линиям связи

РЕ' = РЕ,, РО' = РО, = РЕ,. Тогда из (6.10) следует:

(6.10)

С учетом выражения (7.3) для РЕ,:

ре₂ =2* ©2* ч = 0,

р=0 р=0

РО₂ = РЁ₂ = Ь

(6.9)

Значения сигналов РО₂ и РЕ₂ изменяются на инверсные при возникновении ошибок в нечетном числе разрядов линии связи. Контрольный разряд можно передавать и одним проводом (например, РЕ, ), а другой сигнал получать инвертированием принятого контрольного разряда на другом конце линии передачи.

Схемы равнозначности кодов

Пусть заданы две совокупности переменных V = (х_п...х) и V'= (у_п...у). х_р, у_р могут принимать значения 0 или 1. Комбинационная схема, реализующая функцию /(V) = /(V, V'), которая равна 1 только в том случае, когда х_р = у_р для всех р = 1...п, называется схемой

равнозначности кодов.

Разряды х_р, у_р равны только в том случае, если х_р Ф у_р = 1, поэтому

п п

функция /(V) = П (х_р Ф у_р) = 2 х_р Ф У_р принимает значение 1 только при

р=1 р=¹

попарном равенстве одинаковых разрядов кодов V и V'.

Такие схемы необходимы при выполнении операций сравнения. Варианты реализации схемы равнозначности с использованием различных логических элементов приведены на рис. 6.16

.

Рис. 6.16. Варианты реализации схемы равнозначности кодов

У1 —

Уз-

Уз—

У 4

В общем виде схема сравнения имеет более сложный вид и используется микропроцессором в специализированных операциях.

Арифметико-логические устройства (алу)

Эти устройства широко используются при построении арифметических узлов, в частности, АЛУ является составной частью любого микропроцессора.

АЛУ выполняет арифметические операции и 16 логических операций. Переключение режима работы осуществляется сигналом Моёе (М). При М = 0 АЛУ выполняет арифметические операции, пр

и

М = 1 - логические. Выбор одной из логических операций задается кодом Е = (е₃, Е₂, Е₁, е₀) . Логические операции выполняются

поразрядно.

Функционально АЛУ состоит из двух регистров, сумматора и схем управления. Один из способов построения сумматора описан в лекции 6.

Регистры выполняют функции хранения операндов и результата, а также (при необходимости) сдвига. Один регистр должен иметь разрядность двойного машинного слова, поскольку в нем будет храниться результат выполнения арифметической операции. Второй может иметь разрядность одного машинного слова. Схемы управления принимают по шинам инструкций управляющие сигналы от устройства управления и вырабатывают сигналы управления регистрами и сумматором.

АЛУ может быть построено на микросхеме (см. рис. 6.17), а в персональном компьютере является составной частью микропроцессора. Обычно АЛУ имеет 4 двоичных разряда, а для наращивания разрядности их объединяют с использованием линий формирования переносов (на рис. 6.17 выводы О, Р, СО, С4).

Рис. 6.17. Графическое обозначение арифметико-логических устройств и схема их включения для увеличения разрядности