- •Микропроцессор, основные определения и современные технологии
- •Мп выпускаются в 3 видах:
- •3. Информационные микропроцессорные системы
- •4. Scada – системы
- •8. Микропроцессорные комплекты общего назначения
- •9. Микропроцессоры на основе микропроцессорных секций
- •10. Регистровая архитектура
- •Для использования языков высокого уровня требуется 2 функции:
- •Стек в мп-ре может быть реализован 3 способами:
- •13 Архитектура мп, ориентированная на память
- •14 Язык ассемблера для программирования мпс
- •15 Структура программируемого параллельного адаптера (ппа)
- •17 Назначение сигналов ппа
- •18 Режимы работы ппа
- •19 Структура управляющего слова ппа
- •20 Принцип программирования ппа
- •21. Структурная схема программируемого интегрального таймера (пит)
- •22. Управляющее слово пит
- •24. Процедура инициализации пит
- •Задача: запрограммировать пит
- •26. Режим 1 пит, назначение, примеры применения
- •27. Режим 2 пит, назначение, примеры применения
- •28. Режим 3 пит, назначение, примеры применения
- •29. Принцип формирования шим на основе пит
- •Обращение к ячейкам памяти данных возможно двумя способами:
- •33 Способы адресации в mcs-51
- •34. Группа команд пересылки данных mcs-51
- •Группа команда сдвига:
- •37. Группа команд передачи управления mcs-51
- •38. Группа команд битового процессора mcs-51
- •Структурная схема:
- •Реализация на основе цпоас цф первого порядка ких.
- •Реализация на основе цпоас цф первого порядка бих.
- •43. Реализация на основе цпоас цф второго порядка с ких
- •44. Реализация на основе цпоас цф второго порядка с бих
- •45. Самообучающаяся микропроцессорная система
- •46. Программно-управляемая передача данных (управление по командам (int, out, вв/выв))
- •47. Одношинная (Принстонская) архитектура
- •49. Двухшинная (Гарвардская) архитектура
- •50. Каноническая форма цифрового фильтра
- •Алгоритм реализации:
Стек в мп-ре может быть реализован 3 способами:
1. На регистрах общего назначения, т.е. часть регистров отводится под стек. Это самый быстродействующий способ адресации стека, но имеет один существенный недостаток: малый объем стека. Обычно отводится 8 регистров, т.о. глубина стека всего 8 уровней вложения подпрограмм. Переполнение стека вызывает сбой в работе МП, поэтому программисту его необходимо постоянно настраивать, чтобы не было переполнений.
2. На внешнем ЗУ, т.е. вводятся дополнительные аппаратные затраты для организации стека, что усложняет и увеличивает стоимость разработки (применяют доп. микросхему).
"+": большой объем стека, что расширяет функциональные возможности МП, этот способ применяется в специализированных МП системах (военная техника).
3. На ЗУ общего пользования. Требуются минимальные аппаратные затраты и реализуется стек большого объема. Вводится регистр SP-указатель вершины стека. Функции его в следующем: он всегда указывает на адрес ячейки памяти, с которой можно считать или в который можно записать информацию, при этом автоматическое изменение содержимого регистра SP (адреса Стека) происходит на уменьшение адреса при записи, и увеличение адреса при чтении.
"-": при реализации задач управления внешние запросы прерываний поступают очень часто. В основном загружается МП с сохранением регистров в стеке и восстановлением содержимого регистров из стека и полезных вычислительных операций МП не выполняет, т.е. такая архитектура становится не эффективной в задачах управления. Для устранения недостатков была предложена ортогональная архитектура.
12.Ортогональная архитектура МП
О
ртогональность
– независимость. Вводится декартовая
система координат. В такой архитектуре
вводятся дополнительные аппаратные
ресурсы.
Вводятся несколько банков независимых регистров общего назначения в состав процессора и один дополнительный регистр PBC (регистр вектора состояния). Он постоянно указывает на активный банк регистров МП в данный момент. Для каждой новой задачи выделяется новый чистый банк регистров и нет необходимости запоминать содержимое регистров в стеке. При переключении с одной задачи на другую достаточно изменить состояние одного регистра РВС и система работает с внешними устройствами эффективнее.
Благодаря этому существенно повышается скорость реакции МП на запросы внешних прерываний и МП система быстро реагирует на внешние события. По этому принцип, реализованный в МП контроллерах AT89C51, имеет 4 банка независимых регистров. Чем быстрее реакция процессора на внешние события, тем выше качество управления в системе и алгоритмы могут быть более гибкие и более интеллектуальные.
Т.о., ортогональная архитектура МП получила наибольшее распространение для решения задач управления, которые всегда связаны с параллельным управлением многих задач.
"-": для любой задачи выделяется одинаковое число регистров общего назначения. => для сложных задач регистров не хватает, для простых – регистры не полностью используются, что снижает эффективность МР в многозадачном режиме.
