- •Микропроцессор, основные определения и современные технологии
- •Мп выпускаются в 3 видах:
- •3. Информационные микропроцессорные системы
- •4. Scada – системы
- •8. Микропроцессорные комплекты общего назначения
- •9. Микропроцессоры на основе микропроцессорных секций
- •10. Регистровая архитектура
- •Для использования языков высокого уровня требуется 2 функции:
- •Стек в мп-ре может быть реализован 3 способами:
- •13 Архитектура мп, ориентированная на память
- •14 Язык ассемблера для программирования мпс
- •15 Структура программируемого параллельного адаптера (ппа)
- •17 Назначение сигналов ппа
- •18 Режимы работы ппа
- •19 Структура управляющего слова ппа
- •20 Принцип программирования ппа
- •21. Структурная схема программируемого интегрального таймера (пит)
- •22. Управляющее слово пит
- •24. Процедура инициализации пит
- •Задача: запрограммировать пит
- •26. Режим 1 пит, назначение, примеры применения
- •27. Режим 2 пит, назначение, примеры применения
- •28. Режим 3 пит, назначение, примеры применения
- •29. Принцип формирования шим на основе пит
- •Обращение к ячейкам памяти данных возможно двумя способами:
- •33 Способы адресации в mcs-51
- •34. Группа команд пересылки данных mcs-51
- •Группа команда сдвига:
- •37. Группа команд передачи управления mcs-51
- •38. Группа команд битового процессора mcs-51
- •Структурная схема:
- •Реализация на основе цпоас цф первого порядка ких.
- •Реализация на основе цпоас цф первого порядка бих.
- •43. Реализация на основе цпоас цф второго порядка с ких
- •44. Реализация на основе цпоас цф второго порядка с бих
- •45. Самообучающаяся микропроцессорная система
- •46. Программно-управляемая передача данных (управление по командам (int, out, вв/выв))
- •47. Одношинная (Принстонская) архитектура
- •49. Двухшинная (Гарвардская) архитектура
- •50. Каноническая форма цифрового фильтра
- •Алгоритм реализации:
15 Структура программируемого параллельного адаптера (ппа)
ППА – универсальная интерфейсная БИС, предназначенная для параллельного ввода-вывода данных и преобразования форматов данных. Параллельный адаптер используется во всех МП системах, т.к. осуществляет передачу данных в режиме программного управления. Все МП комплекты и однокристальные ЭВМ в своем составе содержат параллельные порты Вв/Выв. Рассматриваемый ППА содержит 3 канала по 8 бит, т.е. 24 линии Вв/Выв. При необходимости к одному МП можно подключать несколько интерфейсных БИС и расширять интерфейс путем наращивания до нужных значений.
Б
уфер
шины данных (БШД) предназначен для
подключения ППА к системной шине данных
МП. Отличительная особенность – он
может иметь 3 состояния: 0 (низкий), 1
(высокий) и Z (высокоимпедансное
состояние, соответствующее отключению
БШД от системной шины). Управление БШД
осуществляется с помощью сигнала ВК
(выбор корпуса). Это основной сигнал в
любой МП системе, т.к. он фактически
управляет доступом к шине данных. Если
ВК=1, то буфер ШД находится в пассивном
состоянии, отключен от системной шины.
Если ВК=0, то буфер подключен к шине
данных. Сигнал ВК формируется на выходе
дешифратора адреса, входы которого
обычно подключают к старшим линиям шины
адреса. С помощью дешифратора адреса
происходит разбиение всего адресного
пространства на 4 блока. Обычно разбиение
адресного пространства производится
с помощью джамперов, с помощью которых
можно изменить адресное пространство
между отдельными интерфейсными БИС.
Сигналы А0, А1. Эти сигналы подключаются к младшим линиям шины адреса и осуществляют выбор требуемого канала внутри параллельного адаптера.
Сигналы ЗАП и ЧТ формируются на выходе системного контроллера МП, которые определяют направление передачи данных между интерфейсной БИС и МП и выбирает различные типы интерфейсных БИС в МП системе.
Сигнал СБРОС формируется в МП системе при включении питания и переводит все каналы параллельного адаптера на ввод, а ШД в пассивное состояние. Благодаря этому, в начальный момент работы МП системы исключаются конфликты интерфейсов параллельного адаптера и внешних устройств, подключенных к этому адаптеру. Объясняется это тем, что параллельный адаптер является программируемым, и он программируется с помощью БИОСа или другого программного монитора. В момент времени до программирования ППА неизвестно, какой канал или какое устройство настроено на ввод или вывод. Неправильное программирование ППА может привести к конфликту шин между МП и внешними устройствами, поэтому все современные ИС запрещают доступ пользователя непосредственно к портам. Поэтому любой сбой компьютера или МП системы может привести к выходу из строя отдельных устройств.
Каналы ППА 8-разрядные, каждый из которых может быть настроен или на ввод, или на вывод. Такой режим работы называется квази-двунаправленный. Кроме того, канал С может быть разбит на 2 подканала по 4 линии.
3 режима работы:
0 режим. Вв/Выв. данных для устройств, которые всегда готовы к работе и нет необходимости стробировать передаваемую информацию. Пр-р: клавиатура, индикатор.
1 режим. Работа с устройствами, которые могут быть не готовы к работе в определенный момент времени. Нужно проверить устройство к работе. И если готово, то принимать и передавать данные. Этот режим имеет спец. сигналы стробирования моментов приема и передачи данных.
2 режим. Предназначен для двунаправленной передачи по каналу А, а сигналы канала С используются для синхронизации обмена данными.
16 Принцип подключения интерфейсных БИС (иБИС) в МПС
Все иБИС подключаются к МП контроллеру по общей шине. Для этого все иБИС имеют один очень важный сигнал инвертный ВК (или инвертный CS) – выбор кристалла. Если он = 1, то буфер любой иБИС находится в пассивном состоянии (отключен от общей шины), Если равен нулю, то буфер переходит в активное состояние и подключается к общей шине, способен принимать или передавать информацию.
Сф=22пФ; Кварцевый резонатор частота 0-24 МГц.
Емкости для улучшения условий самовозбуждения генератора: С1=10мкФ, S1 – сброс, R1=1 кОм. БРА буферный регистр адреса, БШД буфер шины данных.
В момент действия сигнала ALE (сигнал разрешения адреса) на шину данных выставляется адрес внешнего устройства, который фиксируется в буферном регистре адреса (БРА) и сохраняется там в течение выполнения команды. Адрес означает выбор какого-либо внешнего устройства (самое важное – понять, какое именно внешнее устройство). Сигнал А0, А1 поступают на соответствующие линии внешнего устройства и означают выбор канала устройства, а старшие адреса А6,А7 поступают на дешифратор адреса, который формирует импульс выбора кристалла. При этом на выходе 0 будет появляться сигнал, если адрес 00, остальные – в пассивном состоянии. На выходе ВК ПИТ будет адрес 01 (А6=0, А7=1) 40h, вых2=80h, вых3=C0h
Дешифратор гарантирует отсутствие конфликтов на общей шине данных.
Для проверки шины данных ставят джамперы (перемычки), если все убрать, то все устройства заблокированы.
Т.о. для настройки системы нужно ставить джамперы, чтобы иметь возможность отключения внешних устройств от общей шины.
