7.2. Зсувуючий регістр із зсувом інформації вправо.

Завдання :

По таблиці (мал. 7.2, а) розробити схему регістру зсуву із зсувом інформації вправо на RS-тригерах.

Етапи синтезу САП показані на мал. 7.2. З таблиці переходів, показаній на мал. 7.2, а, випливає, що заданий САП є АП другого роду (АП Мура), вихідні сигнали якого співпадають з його внутрішніми станами, тобто для кожного внутрішнього стану і стану виходу справедливий наступний вираз:Z₁ ( t ) = y₁ ( t ), Z₂ ( t ) = y₂ ( t ), Z₃ ( t ) = y₃ ( t ).

Тепер заповнимо стовпці Z₁ ,Z₂,Z₃. Оскільки в першому рядку y₁ ( t )=y₂ ( t )=y₁ ( t ) =

=0, то в цих стовпчиках запишемо 000. Такий само запис буде і в другому рядку. У третьому рядку y₁ ( t )= y₂ ( t )=0, y₃ ( t )=1, відповідно, в цьому рядку в стовпчиках Z₁,Z₂,Z₃ запишемо 001. Тим же чином заповнюються інші рядки. Далі визначаємо функції вмикання Y_R та Y_S для всіх тригерів, використовуючи карти Карно (мал. 7.2,в). Відповідна схема АП на RS-тригерах приведена на мал. 7.2, г.

х₁ Автомат із

х₂ пам’яттю z

СИ a)

S(t)	x1(t), x2(t)
	00	01	11	10
S1	S1,0	S1,1	S1,1	S2,0
S2	S1,1	S2,0	S2,0	S2,1

в)

б)

t			t+1	z	Тригер
x1	x2	у	у		YS	YR
0	0	0	0	0	0	~
0	1	0	0	1	0	~
1	0	0	0	1	0	~
1	1	0	1	0	1	0
0	0	1	0	1	0	1
0	1	1	1	0	~	0
1	0	1	1	0	~	0
1	1	1	1	1	~	0

г)

х ₁х₂

00 01 11 10

0 1 1 Z=y x₁ x₂+y x₁ x₂+y x₁ x₂+y x₁ x₂ Y_S=x₁x₂ Y_R=x₁x₂

1 1 1 д)

ж)

Мал. 7.1

Z(t)	S(t)	x(t)
		0	1
Z0	S0	S0	S4
Z1	S1	S0	S4
Z2	S2	S1	S5
Z3	S3	S1	S5
Z4	S4	S2	S6
Z5	S5	S2	S6
Z6	S6	S3	S7
Z7	S7	S3	S7

a)

t				t+1			Тригери						Z1	Z2	Z3
x	y1	y2	y3	y1	y2	y3	YS1	YR1	YS2	YR2	YS3	YR3
0	0	0	0	0	0	0	0	~	0	~	0	~	0	0	0
1	0	0	0	1	0	0	1	0	0	~	0	~	0	0	0
0	0	0	1	0	0	0	0	~	0	~	0	1	0	0	1
1	0	0	1	1	0	0	1	0	0	~	0	1	0	0	1
0	0	1	0	0	0	1	0	~	0	1	1	0	0	1	0
1	0	1	0	1	0	1	1	0	0	1	1	0	0	1	0
0	0	1	1	0	0	1	0	~	0	1	~	0	0	1	1
1	0	1	1	1	0	1	1	0	0	1	~	0	0	1	1
0	1	0	0	0	1	0	0	1	1	0	0	~	1	0	0
1	1	0	0	1	1	0	~	0	1	0	0	~	1	0	0
0	1	0	1	0	1	0	0	1	1	0	0	1	1	0	1
1	1	0	1	1	1	0	~	0	1	0	0	1	1	0	1
0	1	1	0	0	1	1	0	1	~	0	1	0	1	1	0
1	1	1	0	1	1	1	~	0	~	0	1	0	1	1	0
0	1	1	1	0	1	1	0	1	~	0	~	0	1	1	1
1	1	1	1	1	1	1	~	0	~	0	~	0	1	1	1

б)

Y_S2=y₁

Y_R2=y₁

Y_S3=y₂

Y_R3=y₂

Y_S1=x Y_R1=x

в)

г)

Мал. 7.2

7.3. Лічильник

Завдання:

Побудувати синхронний лічильник зворотної лічби (СЛЗЛ) на 3 розряди.

Для проектування СЛЗЛ використовуємо ті самі методи, що і для проектування звичайних лічильників.

Етапи синтезу двійкового лічильника показано на мал. 7.3.

8. Задачі

Двійкові данні у двійко вій формі, що синхронізуються тактовими імпульсами, надходять по лінії Х в логічну схему. На виході Z сигнал з’являється тільки тоді, коли на вхід подається рядок 1101 (якщо два рядки перекривають один одного, наприклад, 1101101, тоді повинні формуватися два сигнали на виході Z=1, що йдуть один за одним). Розробити синхронну послідовностну схему пристрою виявлення рядків 1101.

Логічна схема отримує по лінії Х двійкову інформацію в послідовній формі, робота схеми синхронізується зовнішнім сигналом. Схема аналізує рядки символів із трьох цифр, що надходять на її вхід і не перекривають один одного Якщо остання цифра рядка 1, на вихідній лінії Z з’являється 1. Розробити синхронну послідовностну схему пристрою для рішення такої задачі.

Побудувати САП на два входи Х₁, Х₂ і один вихід Z, що виконує віднімання двох двійкових чисел послідовно, розряд за розрядом, використовуючи D-тригери й базис АБО-НЕ.

Побудувати реверсивний двійко вий лічильник на 4 розряди, використовуючи керуючий сигнал Z, такий, що якщо Z=1, лічба ведеться в прямому напрямку, а якщо Z=0 у зворот ньому.

Побудувати двійково-десятковий лічильник прямої лічби на JK-тригерах.

Послідовностна логічна схема повинна використовуватись для підрахунку кількості 1 у рядку двійкових цифр. Якщо в рядку міститься парна кількість одиниць, то на виході повинен з’явитися сигнал Z=1, але тільки за умови, що в рядку немає підряд двох 0. Якщо зустрічаються підряд два 0, то схема повинна повернутися у свій початковий стан, і розпочати лічбу з нуля. Розробити схему, що виконує ці функції і реалізувати її на D-тригерах у базисі І-НЕ.

t			t+1			YJ3	YK3	YJ2	YK2	YJ1	YK1
y3	y2	y1	y3	y2	y1
0	0	0	1	1	1	1	~	1	~	1	~
0	0	1	0	0	0	0	~	0	~	~	1
0	1	0	0	0	1	0	~	~	1	1	~
0	1	1	0	1	0	0	~	~	0	~	1
1	0	0	0	1	1	~	1	1	~	1	~
1	0	1	1	0	0	~	0	0	~	~	1
1	1	0	1	0	1	~	0	~	1	1	~
1	1	1	1	1	0	~	0	~	0	~	1

a) б)

Y_J1=Y_K1=1

Y_J2=Y_K2=y₁ Y_J3=Y_K3=y₁y₂

в)

Мал. 7.3

Використовуючи зсуваючий регістр і комбінаційну логіку, спроектувати генератор послідовності 0-1-0-0-1-0-1-1-1-0-1.

Розробити лічильник по модулю 12, використовуючи зсувуючий регістр і логічні схеми в ланцюгу зворот нього зв’язку.

Спроектувати десятковий лічильник на основі 4-розрядного зсувуючого регістру.

Побудувати десятковий лічильник на JK-тригерах. Сусідні клітки карти Карно, охоплені контуром із стрілками (мал. 8.1.), відповідають сусіднім кодовим комбінаціям вибраного коду. При мінімізації значень вхідних сигналів задіяти стани, що не використовуються.

х₁х₂

х₃х₄ 00 01 11 10

00

01

11

10

Мал. 8.1

СПИСОК ЛIТЕРАТУРИ

Сапожнiков В.В., Сапожнiков Вл. В., зв'язку. -М.: Транспорт, 1988.-256с.

Голдсуорт Б. Проектування цифрових логічних пристроїв.- М.: Машинобудiвництво, 1985.-288с.

Єршова Е.Б., Рогинський В.Н., Маркiн Н.П. Основи дискретної автоматики та електрозв’язку. М.: зв'язок, 1980.-232с.

Методичні вказівки по ТДУ з. АТЗ. Розділ: Функції алгебри логіки /Скл. Г.I. Загарiй,

Л.В. Бушевська. Ч. 1. Харків: ХIIТ, 1987.-28 с.

Методичні вказівки по ТДУ з. АТЗ. Розділ: Мінімізація функцій алгебри логіки /Скл. Г.I. Загарiй, Л.В. Бушевська. Ч. 2. Харків: ХIIТ, 1986.-15 с.