3.3.2. Последовательный интерфейс

Для соединения микропроцессорных контроллеров с цифровыми датчи­ками, удаленными на расстояние больше 50 метров, применение параллельного интерфейса невозможно из-за больших паразитных емкостей в ША, ШД и ШУ. В этих случаях используют последовательный интерфейс, при котором данные передаются по одной паре проводов последовательно бит за битом. Скорость передачи данных по одной паре определяется как число битов данных в 1 секунду. Обычно ско­рость передачи данных в разных государствах берется одинаковой от 50 до 64000 бит/с и подразделяется на низкую 50 – 200 бит/с, сред­нюю 600, 1200, 2400 бит/с и высокую 4800 – 64000 бит/с.

Данные передаются симметричными импульсами, длительность которых определяется скоростью передачи. Для последовательной передачи данных с выхода МП необходимо параллельный код преобразовать в последовательный, что возможно выполнить с помощью 8-разрядного сдвигового регистра. Сдвиг в регистре поданного на его параллель­ный вход 8-разрядного слова производят с выбранной скоростью пере­дачи, при этом на выводе последовательных данных у регистра будет появляться информация бит за битом. Первым передается бит D0, а последним D7 (рис. 3.6, а).

Приемное устройство должно определить начало передачи дан­ных, для этого к передаваемому 8-разрядному слову прибавляются стартовый и стоповый биты (рис. 3.6, б). Стартовые биты, выраба­тываемые передающим устройством, информируют принимающее устройст­во о начале передачи нового байта.

Рис. 3.6. Осциллограмма байта информации на входе КР580ВВ51(а) и на ее

выходе (б)

Когда нет передачи данных, последовательная линия связи должна нахо­диться в одном из логических состояний 0 или 1. Обыч­но в исходном состоянии в линии устанавливается высокое напряжение, т. е, логическая 1.

Состояние стартового бита берется проти­воположным состоянию линии в режиме ожидания передачи, т. е. рав­ным логическому 0. Длительность старто­вого и стопового битов бе­рется не равной битам информационного слова, обычно 1,5 – 2 ра­за длиннее. Стоповый бит имеет уровень логической 1.

Кроме стартового и стоповых битов, к передаваемой кодовой комбинации добавляется еще один бит – бит паритета. Этот бит вырабатывается передающим устройством и используется приемником для контроля правильности приема кодовой комбинации. Передавае­мый байт может иметь четное или нечетное число логических 1. Например, в слове 1AH три логических 1, а в слове 3FH шесть логи­ческих 1. Приемное устройство не только принимает данные, но и настроено на прием нечетного или четного числа логических 1. Если приемник настроен на прием четного числа логических 1, то пере­дающее устройство добавляет к байту информацию 1 или 0, так к слову 1AH будет добавлена 1 для получения в кодовой комбинации четного числа 1, а к слову ЗАН будет добавлен 0.

3.3.3. Микросхема кр580вв51

Выше были рассмотрены основные аспекты последовательной передачи данных. Для организации такой передачи в микропроцессорном комплекте К580 имеется микросхема: универсальный синхронно-асинхронный приемопередат­чик (УСА ПП) KP580BB5I, выполняющий преобра­зование байта информации из параллельного кода в последовательный и наоборот.

Микросхема содержит 8-разрядную двунаправленную шину данных, дву­направленный последовательный канал приема – передачи данных, 11 входных и 7 выходных управляющих выводов. Приемопередатчик мо­жет работать как совместно с МП, так и под управлением другого ак­тивного устройства с син­хронной и асинхронной дисциплинами обме­на. Микросхема может работать в синхронном и асинхронном режимах. Кроме этого, по запросу с активного уст­ройства приемопередатчик может выдавать слово состояния, позволяющее опре­делить наличие и вид ошибок обмена, а также ряд других ситуаций, тре­бующих вмеша­тельства процессора. Условное графическое обозначение микро­схемы приведено на рис. 3.7, а, структурная схема на рис. 3.7, б.

Рис. 3.7. Условное графическое обозначение КР580ВВ51 (а) и ее

структурная схема (б)

Шина данных D0–D7 – двунаправленная трехстабильная, предназначена для передачи (приема) данных, управляющих слов и информации состояния. Максимальный выходной ток на ее выходах I_вых0 = 1,9 mА.

Входной сигнал R (RESET) служит для установки микросхемы в исходное состояние, которое будет сохраняться до прихода управляющего слова.

Входной сигнал СН (СLК) предназначен для запуска схемы внутренней син­хронизации. Чаще всего сигналом СН служит Ф2 микро­процессорной сис­темы.

Входной сигнал Чт (RD) разрешает передачу информации из микросхемы на ШД, т. е. чтение сигнала микропроцессором, а вход­ной сигнал Зп (WR) раз­решает передачу сигнала микропроцессором на вход микросхемы.

Входной сигнал У/Д (С/D) устанавливает вид передаваемой или прини­маемой микросхемой информации.

Входной сигнал ВУ (СS) разрешает работу данной микросхемы.

Выходной сигнал ВыхПд (ТхD) является очередным битом информации, пе­редаваемой из микросхемы в последовательном коде. Прием последователь­ной информации осуществляется по входу ВхПр (RхD).

Входной сигнал ЗПдТ может быть использован как запрос о готовности внеш­него устройства передавать данные.

Выходной сигнал ЗПрТ может являться запросом готовности внешнего уст­ройства принять данные. Выходной сигнал КПд (ТхЕ) фиксирует окончание посылки данных. Он автоматически сбрасывает­ся после получения данных из МП. Выходной сигнал ГПр (RхRDY) свидетельствует о готовности микросхемы принять данные из МП по ШД. Входной сигнал ГПрТ (СТS) свидетельст­вует о готовности внешнего устройства принять данные. Сигнал является отве­том на сигнал ЗПрТ (RTS). Входной сигнал ГПдТ (DSR) свидетельствует о го­товности внешнего устройства передать данные. Сигнал являет­ся ответом на сигнал ЗПдТ (DSТ).

Сигнал Вид Си ( SYNDЕТ или С/D) может быть как входным, так и вы­ходным. Направление передачи определяется программно.

В состав структурной схемы микросхемы входят (см. рис. 3.7, б): приемник, пе­редатчик, блок управления и формирования, буфер ввода - вывода. Блоки, расположенные на структурной схеме справа от внутрен­ней шины данных BШД, служат для взаимодействия с интерфейсной шиной, а блоки, расположенные слева от ВШД, предназначены для работы с микропро­цессором.

С буфером передачи связан блок “Управление передачей”. Этот блок выра­батывает все необходимые для нормальной работы “Буфера передачи” данных сиг­налов. Буфер передачи и Блок управления выпол­няют общую задачу – преоб­разование параллельных данных в после­довательную форму и выдачу их в ин­терфейсную шину.

Блоки “Буфер приема” и “Управление приемом” также тесно взаимодействуют ме­жду собой, осуществляя прием данных из интерфейсной шины и преобразуя их из последовательной формы в параллельную, пригодную для передачи в МП.

Подготовка УСАПП к работе осуществляется в определенном поряд­ке. По­дается сигнал R, который переводит микросхему в исходное состояние, а за­тем осуществляется программирование по ШД. На пер­вом этапе программирования в микросхему заносится инструкция ре­жима байтом информации Д0 – Д7 при наличии фазовых импульсов Ф2 на входе СН и при условии, что сигналы ЗП, ВУ и У/Д - в сос­тоянии "0", а сигнал Чт – в состоянии "1". Формат инструк­ции режима приведен на рис. 3.8. Эта инструкция определяет и режим работы УСАПП в данном цикле передачи.

Режимы могут быть синх­ронными или асинхронными. При реализации син­хронного режима за инструкцией следуют служебные слова – идентифика­торы информации (синхросимволы). Число синхросимволов определено двумя старшими разрядами инструкции режима. Кроме этого, инструкция режима за­дает вид синхронизации, определяет вид контроля передачи, а также длину пе­редаваемого слова. Направление передачи задается внешними сигналами Чт и Зп.

Вид информации (управляющие слова или данные) определяется сигналом У/Д. Переводом ШД в третье (высокоимпедансное) состоя­ние управляет сигнал ВУ.

Вслед за синхросимволом в синхронном режиме работы следует инструк­ция команды, поступающая по ШД в УСАПП. Она программно определяет воз­можность приема и передачи информации, выдачу запросов о готовности про­вести обмен, а также другие действия УСАПП (рис. 3.9). После записи инструк­ции команды микросхема выда­ет сигнал ГПД – "1'', сигнализируя о готовности микросхемы принять данные из МП. Сброс этого сигнала происходит после по­дачи сигна­ла ЗП – "0" и данных по ШД. Инструкциями режима и командами УСАПП переводится в один из пяти режимов работы: асинхронная передача, асинхронный прием, синхронная передача, синхронный прием, чтение состоя­ния.

В режиме "Асинхронная передача" принятые УСАПП по ШД данные вы­даются в последовательном коде на вывод ВыхПд. Перед посылкой выводится старт–бит. После передачи байта данных может быть передан бит контроля, а затем стоп–бит. Наличие и вид контроля, а также длительность стоп–бита опре­деляются инструкцией режима.

В режиме "Асинхронный прием" напряжение "0" на входе ВхПр свидетельствует о приходе старт-бита последовательной посылки. Истинность этого бита проверяется вторично стробированием в его середине. После этого запус­кается внутренний счетчик битов, позволяющий определить конец посылки. При об­наружении ошибок передачи выводится состояние соответствующего внутреннего триггера. Состоя­ние внутренних триггеров микросхемы программно доступно МП. При­нятые данные передаются в выходной регистр данных и появляется сигнал ГПр – "1". Приемное устройство ожидает приход стоп-бита в конце каждого передаваемого байта информации. Если этот бит не пришел, приемное устройство может выдать сигнал ошибки передачи данных, т. е., как и бит паритета, служит для обнаружения ошибок пе­редачи. При различ­ных типах асинхронного режима число стоп-битов равно 1; 1,5 или 2. При максимальной длине цифрового слова в 12 бит время передачи за­висит от частоты токового генератора. Если скорость равна 1200 бит/с, то Т = 12 / 1200 = 0,01 с.

Асинхронный режим

Длинна стоп - байта (бит)

Асинхронный режим

1:1

1:16

1:64