2 1,5 1 Сбой 1 0 1

0

1

1

1

0

1

0

1

1

0

0

D7

D6

D5

D4

D3

D2

D1

D0

Синхронный режим

Синхронный режим

Число синхросимволов

0

1 – один

0 - два

0

Вид синхронизации

1 – внешняя

0 - внутренняя

Длинна стоп - байта (бит)

5

6

7

8

0 1 0 1 Контроль передач

0

0

1

1

1 – четкость

0 - нечеткость

1 – есть

0 - нет

Рис. 3.8 Формат инструкции режима

D7

D6

D5

D4

D3

D2

D1

D0

“1” – поиск синхросимволов

“1/0” – передача информации возможен/ невозможен

“1” – сброс УСАП в исходное состояние

“1” – запрос о готовности передатчика терминала передать данные

“1” – запрос о готовности приемника терминала принять данные

“1/0” – приём информации возможен / невозможен:

“1” – сброс триггеров ошибок

“1” – конец передачи

Рис. 3.9. Формат инструкции команды

В режиме "Синхронная передача" перед битами данных вводятся синхросимволы, предназначенные для выделения с обственно данных из потока информации. Как было отмечено, синхро­символы следуют за инструкцией режима. После записи инструкции режима, синхросимволов, инструкции команд и данных происходит анализ сигнала ГПрТ и разряда Д0 инструкции команды. При наличии разрешающих сигналов УСАПП транслирует принятую информацию на вывод ВхПд синхронно с сиг­налами СПд.

В режиме "Синхронный прием" прием информации может происходить как с внутренней, так и с внешней синхронизацией.

Режим "Чтение состояния" используется для определения состояния УСАПП о процессе выполнения операций. В этом режиме можно вы­дать из мик­росхемы на ШД состояние регистра состояния УСАПП.

3.3.4. Подключение микросхемы к580вв51 к мпс

Соединение выводов микросхемы с шинами микропроцессора и линиями по­следовательной передачи осуществляется с помощью буферных узлов, согла­сующих нагрузочные способности и уровни напряжений выводов с шинами и линиями передачи. Схема соединений показана на (рис. 3.10). Выводы Д0 – Д7 микросхемы K580BB5I соединены с ШД через шинный фор­мирователь.

Дешифратор

:

ВВ51

TxD

D7

D0

RxD

TxC

RxC

A1

A7

A0

:

IORD

IOWR

Генератор

9600

4800

2400

1200

19

25

17

R2

+5

R8

R1

VT1

R3

R6

VT2

VD5

R4

+12

VT5

-12

R5

+5

VD1

R7

VD2

Из линии связи

Рис. 3.10. Схема соединения К580ВВ51 с МП и линией связи

+5

Для формирования кода выбора порта используются адресные линии AI - A7. Младший разряд адреса А0 подается непосредственно на вход С/D микро­схемы К580BB5I.

Для дешифрирования кода выбора порта может использоваться логическая схема на элементах типа И-НЕ или интегральный двоично-десятичный пре­образователь. Дешифрирование кода позволяет УСАПП взаимодействовать с микропроцессором, однако передача или прием данных из микропроцессора осу­ществляется лишь при подаче управляющих сигналов

RD или WR.

Для получения тактовых импульсов, определяющих скорость передачи дан­ных в линии связи, используется кварцевый генератор с повышенной часто­той колебаний, делитель частоты, понижающий частоту генератора до частоты 9600 Гц, которая подается на двоичный счет­чик для получения частот 4800, 2400, 1200 Гц, которые через муль­типлексор подаются на входы СПд и СПр (ТхС и RхC).

Последовательные данные, передаваемые из УСАПП в линию связи, имеют уровни, совместимые с ТТЛ сигналами. Уровни сигналов в телеграф­ных линиях связи и в линиях связи последовательного интер­фейса составляют от –15 В для логического 0 до +15 В для логической 1. Преоб­разование уровней ТТЛ сигнала +0,2 В и +5 В к уровням –12 В и +12 В телеграфных линий выпол­няет схема на трех логических элементах и трех транзисторах. Когда на выходе ТхD логический 0, то на выходе первого инвертора будет логичес­кая 1, при этом на базе VT1 будет логический 0 и транзистор будет открыт. На эмиттере VT2 также будет логический 0 и он закрыт, поэтому VТ3 также закрыт, следовательно, на выходе преобразователя уровней будет +12 В. Когда из выходе ТхD логическая 1, потенциалы на входах VT1 и VТ2 изменятся, что приве­дет к запиранию VT1 и открыванию VT2, а, следовательно, и VТ3, и поэтому на выходе преобразователя будет –12 В.

Прием с линии связи сигналов, имеющих уровень +12 В и –12 В, требует их преобразования к уровню ТТЛ +0,2 В и +5 В, что осуществляет схема из двух диодов VD1 и VD2, ре­зистора R7 и усилителя. Когда входное на­пряжение в линии связи будет +12 В, диод VD1 смещается в прямом направле­нии, что вызывает ограничение входного напряжения до +5 В. Это напряжение инверти­руется и подается на входы DSR и RxD на уровне логического 0.

Если на вход поступит –12 В, то откроется диод VD2, при этом напряже­ние на входе инвертора ограничится до уровня 0,6 В и на его выходе будет +5 В.

Бо­лее подробные сведения о работе микросхемы K580BВ5I можно получить в [1] и [5].