- •Київ нухт 2013
- •План лабораторних робіт
- •2. Звукові і світлові індикатори
- •4. Вузли комбінаційного типу
- •5. Вузли послідовного типу
- •6. Прилади для проведення вимірювань
- •Б) виконайте розрахунки схеми – для схеми або складіть таблицю істинності .
- •7. Моделювання схем
- •Порядок виконання роботи
- •Теоретичні відомості
- •- Відкрийте робоче вікно пакету програм Electronics Workbench. Для цього потрібно встановити у папці ewb512 файл wewb32.Exe і відкрити його. В результаті з’явиться діалогове вікно.
- •Теоретичні відомості
- •Порядок виконання роботи
- •Лабораторна робота № 1 Моделювання цифрових схем в програмі Electronics Workbench
- •Завдання
- •Контрольні питання
- •Дослідження цифрової схеми засобами Electronics Workbench
- •Завдання
- •Контрольні питання
- •Перетворювач кодів
- •Завдання
- •Порядок виконання роботи
- •Контрольні питання
- •Лабораторна робота № 4 Реалізація логічних функцій на мультиплексорах
- •Завдання на лабораторну роботу
- •Контрольні питання
4. Вузли комбінаційного типу
Півсуматор
проводить
складання двох однорозрядних двійкових
чисел. Він має два входи доданки: А, В і
два виходи: суми (Sum) і перенесення
(Carry). Підсумовування проводиться
елементом Виключне АБО,
а перенесення – елементом І.
Повний двійковий суматор
проводить складання трьох однорозрядних
двійкових чисел. Результатом є дворозрядне
двійкове число, молодший розряд якого
названий сумою, старший розряд –
переносом. Пристрій має три входи і два
виходи. Входи: доданків – А,
В і перенесення –
CARRYIN.
Виходи: суми – Sum і перенесення –
CARRYOUT.
Повний двійковий суматор можна реалізувати
на двох півсуматорах і одному елементі
АБО.
Дешифратор з трьох у вісім
має три входи адреси (А, В, З), два вирішуючі
входи (G1, G2) і вісім виходів (Y0.Y7). Номер
виходу, що має активний стан, рівний
числу N, визначуваному станах адресних
входів:
Активним рівнем є рівень логічного нуля. Дешифратор працює, якщо на вході G1 високий потенціал, а на G2 – низький. У інших випадках всі виходи пасивні, тобто мають рівень логічної одиниці.
Пріоритетний шифратор з
восьми в три
виконує операцію, зворотну дешифратору.
Строго кажучи, тільки один з входів
шифратора повинен мати активний рівень.
Даний шифратор за наявності на декількох входах активного стану активним вважає вхід з старшим номером. Крім того, вихід дешифратора інверсний, тобто значення розрядів двійкового числа на виході інвертовані.
Семисегментний дешифратор призначений для управління семисегментним індикатором. Для тестування виходів дешифраторів використовується виведення LT. Коли на цей вхід поданий рівень логічного нуля, на всіх виходу - логічна одиниця. Всі виходи дешифратора встановлюються в нуль при подачі на вхід BI логічного нуля.
Мультиплексор
з восьми в одиницю (селектор даних)
здійснює операцію передачі сигналу з
вибраного входу на вихід. Даний
мультиплексор має 12 входів, вісім з яких
- входи даних (D0 - D7); три – входи адреси
(А, В, З) і один - вирішуючий вхід (EN).
Мультиплексор працює при подачі на вхід
дозволу логічного нуля. Вихід W є
доповненням виходу Y. (W = Yе).
Демультиплексор виконує операцію, зворотну мультиплексору. Він передає дані з входу на той вивід, номер якого рівний адресі. Даний пристрій має чотири входи і вісім виходів. Входи адреси: А, В, С. Вход даних - G. Якщо на вході G логічна одиниця, то на всіх виходах - також логічна одиниця.
5. Вузли послідовного типу
Тригер – простий послідовний елемент з двома станами, що містить елементарну запам'ятовуючий осередок і схему управління, яка змінює стан елементарного осередку. Стан тригера залежить як від комбінації на входах, так і від попереднього стану. Тригерні пристрої лежать в основі комп'ютерної оперативної пам'яті і використовуються в безлічі послідовних схем. Тригер можна створити з простих логічних елементів.
RS-тригер
має тільки два настановні входи: S (Set
– установка) – установка виходу Q в
одиницю і R (Reset
– скидання) – скидання виходу Q в нуль.
Для цього у тригера є неприпустимою
одночасна подача команд установки і
скидання (R = S = 1), тому стан
виходу в цьому випадку залишається
невизначеним і, взагалі кажучи, не
описується.
JK-тригер
з входами установки логічної одиниці.
Відмітною особливістю JK-тригера є
наявність двох інформаційних входів:
J і K. Ці входи визначають зміну стану
тригера по фронту імпульсу на рахунковому
вході. JK-тригер з входами установки
логічного нуля подібний до JK-тригеру,
описаного вище, за винятком того, що
установка тригера проводиться логічним
нулем.
D-тригер
.
Інформація з входу D заноситься в тригер
по позитивному перепаду тактового
імпульсу і зберігається до наступного
позитивного перепаду на рахунковому
вході. D-тригер з входами установки
логічного нуля. Цей тригер подібний до
D-тригеру, описаному вище, за винятком
того, що у нього є два настановні входи:
установка (Present) і скидання (Clear), що
працюють як у RS-тригера.
Лічильником
є чотири-розрядний лічильник з двома
входами синхронізаційними і чотирма
виходами.
Чотирирозрядний здвиговий
регістр
– елемент, вміст виходів якого при
подачі тактового імпульсу може зрушуватися
у бік молодших або старших розрядів.
Він є декількома взаємозв'язаними
тригерами
