3.3 Кодирующие и декодирующие устройства

3.3.1 Кодирующие устройства с линейной шкалой квантования

Кодирующее устройство (кодер) предназначено для преобразования отсчетов напряжений U в эквивалентную кодовую комбинацию (или число N).

В зависимости от вида функции преобразования кодеры классифицируются:

- на кодеры с линейной шкалой квантования;

- на кодеры с нелинейной шкалой квантования.

По принципу действия различают следующие виды кодеров:

- кодеры последовательного счета;

- кодеры с поразрядным взвешиванием;

- матричные кодеры.

Рассмотрим работу некоторых видов кодеров.

Линейный кодер последовательного счета строится по схеме изображенной на рисунке 40, где блоки: 1 – широтно-импульсный модулятор; 2 – схема И; 3 – генератор импульсов; 4 – последовательный счетчик импульсов; 5 – буферная память.

Рисунок 40 Структурная схема линейного кодера

последовательного счета

Входной АИМ сигнал U₁ (рисунок 41,а) преобразуется в широтно-импульсно-модулированный (ШИМ) сигнал U₂. Длительность импульсов ШИМ сигнала _i пропорциональна амплитуде импульсов входного АИМ сигнала (рисунок 41,б). Модулированные по длительности импульсы подаются на первый вход логической ячейки И, на второй вход которой подается

Рисунок 41 – График поясняющий работу линейного кодера последовательного счета

последовательность коротких импульсов U₃ (рисунок 41,в) от генераторного оборудования. На выходе ячейки И получим пачки импульсов U₄ (рисунок 41,г); количество импульсов в каждой пачке N_i пропорционально длительности импульсов ШИМ и, следовательно, пропорционально амплитуде импульсов (отсчетов) АИМ сигнала U₁. Далее сигнал U₄ поступает на последовательный счетчик, который выполнен на триггерах Т₁ ÷ Т_т ( т - количество разрядов в кодовой группе параллельного кода). По окончании процесса счета производится сброс ячеек счетчика (опустошение) в буферную память, на выходе которой получаем ИКМ сигнал в последовательном коде.

Достоинством кодера линейного счета является простота, надежность и повышенная точность работы.

К недостаткам схемы можно отнести необходимость использования логических элементов с высоким быстродействием.

Линейные кодеры взвешивающего типа имеют несколько вариантов построения.

Рисунок 42 – Структурная схема кодера взвешивающего типа параллельного действия

На рисунке 42 представлена структурная схема линейного кодера взвешивающего типа параллельного действия. Схема содержит:

- блок преобразования дискретных отсчетов АИМ-1/АИМ-2;

- пороговые устройства (схемы сравнения) ПУ₁ ÷ ПУ_т;

- сумматоры ∑₁ ÷ ∑_т ;

- аналоговые ключи Кл₁ ÷ Кл_т ;

- схемы совпадения И₁ ÷ И_т ;

- источники эталонных напряжений U_эт.1 ÷ U_эт.т ;

- схему логического сложения ИЛИ ("1"),

где т – число разрядов двоичного числа N на выходе кодера.

В блоке преобразования дискретных отсчетов происходит преобразование сигнала АИМ-1 в АИМ-2, который поступает на входы всех схем сравнения. На вход i -й схемы сравнения (i [1… т]) через i -й сумматор поступает эталонное напряжение U_эт..i = · 2 ^{m –i} , где i – номер текущего эталона.

Операция взвешивания осуществляется в т этапов.

Сигнал U_с сравнивается с эталонным значением U_эт.1, и если U_с < U_эт.1, то ключ Кл₁ будет закрыт, и на вход схемы И₁ поступит сигнал "0". В этом случае U_с, поступающее на ПУ₂ , сравнивается только с эталонным значением U_эт.2 .

Если U_с > U_эт.2 , то срабатывает ключ Кл₂ , и одновременно сигнал разрешения проходит на вход логической ячейки И₂ . С приходом импульса опроса y₂ эта схема открывается, и на вход схемы ИЛИ поступит сигнал "1" во 2-м разряде числа N.

Далее U_с поступает на ПУ₃ , где уже сравнивается сумма эталонных значений U_эт.2 + U_эт.3 с информационным сигналом (U_с). При U_с > (U_эт.2 + U_эт.3) срабатывает ключ Кл₃, и на вход схемы И₃ поступает сигнал "1".

Таким образом, с выхода схемы ИЛИ получаем 3-х разрядную кодовую группу (число N) – "011", если бы рассматривалась работа трехрзрядного кодера (т = 3).

Практически процедура взвешивания (включение соответствующих эталонных напряжений) выполняется очень быстро, за время меньшее, чем тактовый период (Т_т). Остальное время уходит на преобразование числа N из параллельного кода в последовательный по состояниям напряжений на входах И₁ ÷ И_т.

К достоинствам такого кодера можно отнести высокую точность и высокую скорость кодирования, к недостаткам – сложность построения кодера.

Простотой построения отличается кодер с декодером в цепи обратной связи (ОС) или кодера последовательного действия.

Взвешивающий кодер такого типа можно построить на одной схеме сравнения (пороговом устройстве), когда кодовые символы будут формироваться последовательно с помощью цепи ОС, содержащей декодер.

Структурная схема такого кодера представлена на рис.33. Декодер образуют логика управления (ЛУ) и блок эталонов, содержащий ключи

Кл₁ ÷ Кл_т и аналоговый сумматор напряжений ∑.

Рисунок 43 – Структурная схема кодера последовательного действия

На вход 1 ПУ (схемы сравнения) подается выборка сигнала, которая с помощью модулятора АИМ-2 запоминается на период кодовой комбинации. Схема сравнения вырабатывает двоичное решение: сигнал на входе 1 больше или меньше, чем на входе 2. В простейшем случае схема сравнения может быть построена в виде дифференциального усилителя, работающего в режиме ограничения. На вход 2 схемы сравнения поступает эталонный сигнал U₂, вырабатываемый блоком эталонов 2. Работой этого блока управляет логика 3, алгоритм работы которой выбирают таким образом, чтобы путем последовательного подключения источников U_эт.1 ÷ U_эт.т к сумматору установить приближенное равенство сигналов на входах 1 и 2 схемы сравнения. Подключение источников U_эт.1 ÷ U_эт.т производится через ключи, которые управляются импульсами опроса y₁ ÷ y_т сформированными генератором управляющих импульсов (ГУИ).

Соблюдение правильной последовательности срабатывания ключей обеспечивается логикой управления 3. Логика «наблюдает» за выходом схемы сравнения и в зависимости от двоичного сигнала «меньше» (когда U₁ < U₂) и «больше» (когда U₁ > U₂) управляет ключами, запоминает результаты сопоставления сигнала U₁ = U_с и эталонов в каждом такте кодирования, устанавливает кодер в исходное положение. Таким образом, о величине сигнала U_с можно судить по состояниям ключей a ={0;1}. Взвешивание заканчивается, когда

U_с ≈ .

Формирователь кода 4 преобразует в последовательный код число

a₁ a₂…а_т.

Рассмотренная структурная схема кодера последовательного действия (кодера с декодером в цепи ОС) самый простой по построению, но и самый худший как вариант, так как он требует т независимых источников U_эт, которые должны отличаться друг от друга точно в два раза.

Линейные матричные кодеры построены на использовании матричного (кодового) поля, в котором отражены все возможные кодовые группы при данном числе разрядов кода. Кодовое поле может быть выполнено либо в виде набора решающих устройств, либо в виде кодовой матрицы в специализированной электронно-лучевой кодирующей трубке (рисунок 44).

Рисунок 44 – Матричный кодер параллельного действия

Матричные кодеры на сегодняшний день являются самыми быстродействующими. Однако они дороги, требуют высоковольтных напряжений, обладают невысокой стабильностью, поэтому их применяют только в специальных приборах.