- •Основы теории цифровых устройств и цифровые интегральные схемы
- •Содержание
- •1 Основы теории цифровых устройств…………………….…11
- •4 Цифровые интегральные микросхемы….…………….……63
- •22 Жидкокристаллические знакосинтезирующие
- •Сокращения и мнемонические обозначения
- •Предисловие
- •1 Основы теории цифровых устройств
- •1.1 Классификация
- •1.2 Система обозначений ис
- •1.3 Основные характеристики логических элементов
- •2 Арифметические оcновы цифровых устройств
- •2.1 Позиционная система счисления
- •Метод деления / умножения
- •Метод вычитания
- •2.3 Формы представления чисел в цифровых устройствах
- •Представление чисел с плавающей точкой
- •2.4 Двоичная арифметика
- •Сложение и вычитание двоично-десятичных чисел
- •2.5 Кодирование отрицательных чисел
- •2.6 Умножение и деление двоичных чисел
- •3 Логические основы цифровых устройств
- •3.2 Основные законы алгебры логики
- •3.3 Элементарные логические функции
- •3.4 Представление переключательных функций
- •3.5 Функционально полные системы переключательных
- •3.6 Минимизация переключательных функций
- •3.6.1 Минимизация логических функций методом Квайна
- •3.6.2 Минимизация логических функций с помощью карт Карно
- •4 Цифровые интегральные микросхемы
- •4.1 Базовый логический элемент ттл
- •4.2 Логические элементы или-не
- •4.3 Логические элементы с открытым коллектором и
- •4.4 Разветвление и объединение выходов и входов
- •4.5 Триггер Шмитта
- •4.6 Рекомендации по применению логических элементов ттл
- •5 Микросхемы ттл с транзисторами шоттки
- •5.1 Введение
- •5.2 Транзисторы с диодами Шоттки
- •5.3 Базовый логический элемент ис к533
- •5.4 Быстродействующие ттлш ис к530
- •5.5 Базовый логический элемент ис к1533
- •6 Цифровые микросхемы с кмоп-транзисторами
- •6.1 Общие сведения
- •6.2 Инвертор кмоп
- •А − упрощенная схема; б − полная схема с защитными и паразитными диодами
- •6.3 Буферный каскад
- •6.4 Основные характеристики инвертора
- •6.5 Тактируемый двунаправленный ключ
- •6.6 Логические элементы кмоп типа и-не, или-не
- •6.7 Разновидности простых лэ кмоп На основе базовых лэ спроектированы все микросхемы, входящие в состав серий кмоп: 561, к561, 564, 564в, к564, н564, кр1561, 1564.
- •6.8 Рекомендации по применению ис кмоп
- •7 Интегральные схемы эсл
- •7.1 Общие сведения
- •7.2 Базовый логический элемент ис к1500
- •7.3 Особенности применения эсл
- •8 Интегральные схемы на основе арсенида галия
- •8.1 Общие сведения
- •8.2 Базовый лэ сверхбыстродействующих ис к6500
- •8.3 Логические элементы, регистры, счетчики
- •9 Шифраторы
- •10 Дешифраторы
- •10.1 Линейные дешифраторы
- •10.2 Ступенчатые дешифраторы
- •Реализация функции
- •10.3 Дешифраторы-демультиплексоры ттл
- •11 Мультиплексоры
- •11.1 Назначение и принцип работы
- •11.2 Мультиплексоры ттл
- •11.3 Наращивание разрядности мультиплексоров
- •11.5 Синтез комбинационных схем на мультиплексорах
- •12 Арифметические устройства
- •12.1 Комбинационные двоичные сумматоры
- •13 Схемы сравнения цифровых кодов
- •13.1 Общие положения
- •13.2 Цифровые компараторы и их применение
- •Компаратора
- •14 Преобразователи кодов
- •14.2 Преобразователи кода для неполных матричных
- •15 Триггеры
- •15.1 Общие положения
- •15.2 Классификация триггеров
- •15.3 Триггерная ячейка r-s -типа
- •15.4 Асинхронные rs-триггеры на логических элементах и-не
- •15.5 Синхронные одноступенчатые триггеры
- •Микросхема к564 тм3
- •15.8 Счетные триггеры
- •Как самостоятельные изделия двухступенчатые синхронные триггеры не выпускаются, но они являются базой для построения счетных т-триггеров и универсальных jk - триггеров.
- •15.9 Универсальные jk-триггеры
- •А − jk − триггера; б − функциональное обозначение
- •16 Регистры
- •16.1 Параллельные регистры
- •16.2 Сдвигающие регистры
- •16.2.1 Последовательный регистр сдвига вправо
- •Регистра при сдвиге вправо
- •16.2.2 Реверсивный регистр
- •16.3 Кольцевые регистры-счетчики
- •16.3.1 Кольцевой регистр сдвига единицы
- •16.3.2 Кольцевой счетчик
- •17 Счетчики
- •17.1 Двоичные суммирующие счетчики с последовательным
- •17.3 Двоичные счетчики с параллельным переносом
- •17.4 Реверсивный двоичный счетчик
- •17.5 Десятичный счетчик
- •Счетчика
- •17.6 Типовые счетчики
- •17.6.2 Синхронные счетчики
- •17.6.3 Реверсивные счетчики
- •18 Программируемые делители
- •18.1 Программируемые делители с предварительной установкой
- •18.2 Программируемый делитель на к561ие15
- •19 Газоразрядные индикаторы
- •Напряжение зажигания, в…...............................170
- •20 Полупроводниковые индикаторы
- •20.1 Общие сведения
- •20.2 Управление единичными и шкальными индикаторами
- •А − ис155ид12; б − условное изображение
- •20.3 Одноразрядные знакосинтезирующие индикаторы
- •20.4 Полупроводниковые многоразрядные индикаторы
- •Индикаторов
- •20.4.1 Мультиплексная индикация
- •20.5 Матричные индикаторы
- •20.5.1 Управление матричными индикаторами Управление неполными матричными индикаторами
- •Управление матричными индикаторами
- •20.5.2 Блок формирования символов
- •21 Вакуумные люминцентные индикаторы
- •21.1 Введение
- •21.2 Одноразрядные вли
- •21.3 Многоразрядные индикаторы
- •Управление многоразрядными ивл
- •21.4 Шкальные индикаторы
- •21.5 Матричные индикаторы вли
- •22 Жидкокристаллические знакосинтезирующие индикаторы
- •22.1Общие сведения
- •22.2 Разновидности жки
- •Заключение
- •Библиографический список
- •Основы теории цифровых устройств и цифровые интегральные схемы
- •654007, Г. Новокузнецк, ул. Кирова, 42.
16.3.2 Кольцевой счетчик
Кольцевой
счетчик, часто именуемый счетчиком
Джонсона, обладает высоким быстродействием,
как и кольцевой регистр, но имеет
коэффициент счета Ксч
= 2 n,
что делает его более экономичным. Отличия
в построении кольцевого счетчика от
кольцевого регистра заключаются в
следующем. Во-первых, все триггеры
счетчика приводятся к одному нулевому
состоянию. Во-вторых, обратная связь
делается перекрестной: инверсный выход
последнего триггера
соединяется с управляющим входом J
первого триггера, а прямой выход Q
последнего триггера подключается ко
входу К первого (перекрестная обратная
связь). При построении кольцевого
счетчика на триггерах типа D
c
динамическим управлением выход
соединяется со входом D
входного триггера. На рисунке 16.12
приведена схема пятиразрядного кольцевого
счетчика. Перед пуском счетчик приводится
к исходному состоянию путем подачи
сигнала низкого уровня на входы R
всех триггеров. При этом на выходе
последнего триггера установится уровень
лог. 1,
который поступит на вход D
первого триггера. После окончания
сигнала начальной установки первый
тактирующий импульс переведет в единичное
состояние первый триггер, остальные
триггеры сохранят предыдущее состояние.
Второй импульс переведет в единичное
состояние второй триггер, причем первый
триггер сохранит предыдущее состояние.
Так будет продолжаться до прихода пятого
импульса (говорят, что по счетчику
распространяется волна единиц). После
пятого импульса ситуация изменится на
обратную: на выходе
установится лог.
0. Теперь с
приходом каждого тактирующего импульса
по счетчику будет продвигаться волна
нулей. На приведенном рисунке сигналы
на прямых выходах триггеров показаны
жирными линиями. Сигналы на инверсных
выходах показаны пунктирными линиями.
Рисунок 16.12 – Принципиальная схема пятиразрядного кольцевого счетчика
Достоинством
кольцевого счетчика является то, что
состояние 0-1 или 1-0 для двух соседних
триггеров в течение одного цикла бывает
только один раз за цикл независимо от
длины счетчика. Это позволяет дешифрировать
любое состояние счетчика с помощью
простых двухвходовых логических
элементов 2И либо 2ИЛИ-НЕ (на основании
правила де-Моргана). Следует отметить,
что на выходах дешифрирующих ячеек не
возникают ложные пики, обусловленные
различными величинами задержек сигналов
в разных разрядах, поскольку в каждом
такте только один триггер меняет свое
состояние. В качестве примера на рисунке
16.13 приведена диаграмма выделенного
четвертого такта
.
Общий недостаток кольцевых структур
заключается в том, что любой сбой
(случайное включение какого-либо
триггера) будет существовать сколь
угодно долго, т.е. не самоустраняется.
Для устранения сбоев разработаны
различные варианты логических цепей
коррекции обратной связи.
Микросхема
К564ИЕ19 –
пятиразрядный кольцевой счетчик
(Джонсона) с предварительной установкой
каждого разряда по входам S1–S5
(рисунок 16.14). Микросхема имеет
информационный вход D,
вход тактовый С, вход установки нуля R,
входы разрешения предварительной
установки каждого разряда S1–S5,
вход разрешения предварительной
установки ES,
инверсные выходы первого – пятого
разрядов (
–
).
Логический уровень на входе разрешения
предварительной установки ES
высокий.
Рисунок 16.13 – Временные диаграммы кольцевого счетчика
Счетчик имеет вход установки R, при подаче на который высокого уровня все разряды счетчика устанавливаются в состояние высокого уровня независимо от состояния уровня на остальных входах.
Рисунок 16.14 – Условное графическое обозначение 564ИЕ19
Упрощенная
функциональная схема ИС К564ИЕ19 приведена
на рисунке 16.15.
По
функциональной схеме можно заключить,
что триггеры МСХ состоят из двух частей:
одна служит для записи сигналов
предварительной установки S1–S5
управляющим сигналом ES,
вторая часть служит в качестве D-триггера
для организации кольцевого счетчика.
Выходы каждого триггера взяты с прямого
плеча Q,
но выведены через инверторы (
–
).
Информационный вход D не связан ни с одним выходом триггера, что позволяет с помощью монтажных соединений получать коэффициенты деления от 2 до 10. При соединении входа D с одним из входов триггера МСХ можно получить кольцевой счетчик с четным коэффициентом деления.
В таблице 16.1 приведены способы соединения входа D с выходами МСХ или выходом схемы элемента И, подключенной к определенным выводам ИС К564ИЕ19.
На рисунке 16.16, а показана схема включения К564ИЕ19 в режиме деления на десять. Достоинством схемы является то, что на каждом выходе формируется меандр, задержка сигнала на каждом выходе постоянна и минимальна по отношению ко входному сигналу. Диаграммы напряжений декады приведены на рисунке 16.16 б.
Рисунок 16.15 – Упрощенная функциональная схема К564 ИЕ19
Таблица 16.1 – Способы соединения входа D ИС К564ИЕ19
Способ соединения выводов ИС |
Соединение входа D с выходом |
Соединение входа D с выходом элемента И, входы которого соединены с выходами |
|||||||
Номер вывода |
5 |
4 |
6 |
11 |
13 |
4,5 |
4,6 |
6, 11 |
11,13 |
Кдел |
2 |
4 |
6 |
8 |
10 |
3 |
5 |
7 |
9 |
Следующим
достоинством описываемой декады является
простота дешифрации состояния счетчика,
т. е. определения числа поступивших на
вход импульсов. Полный дешифратор
выполняется на десяти двухвходовых
логических логически ячейках И. В
качестве примера на рисунке 16.17 приведена
схема делителя на семь и диаграммы
напряжений, позволяющие уяснить принцип
его работы. Логическая схема И подключена
к выводам 6, 7 (
,
),
а ее вывод соединен со входом D.
Под воздействием сигнала R
триггеры счетчика обнулены и, следовательно,
на инверсных выходах
–
– уровни лог.
1. Логическая
схема И выдает на вход D
высокий уровень, который первым
тактирующим импульсом запишется в
первый триггер. Следующие тактирующие
импульсы начнут продвигать лог.
1 вдоль по
счетчику и за пять тактирующих импульсов
дойдут до пятого триггера.
а − ИС К564ИЕ19; б − временные диаграммы
Рисунок 16.16 – Десятичная декада
При
этом на инверсных выходах
–
будет продвигаться волна нулей. После
третьего такта на выходе схемы И
установится низкое напряжение, которое
четвертым тактовым импульсом запишется
на Q1
(
=1).
Теперь в счетчике будет распространяться
волна «нулей», а на
–
будет
идти волна «единиц». Так будет продолжаться
до седьмого импульса, после чего на
выходе И вновь установится лог.1
и начнется новый, содержащ
а −ИС К564ИЕ19; б − эпюры напряжений
Рисунок 16.17 – Делитель на семь
Микросхема
К564ИЕ9 –
четырехразрядный счетчик-делитель на
восемь (кольцевой счетчик «Джонсона»).
Основой кольцевого счетчика является
одна перекрестная связь с выхода
последнего триггера на вход D-первого.
Важнейшим свойством счетчиков является
высокое быстродействие и простота
дешифратора состояний (рисунок 16.18).
В качестве одного разряда в счетчике используется тактируемый MS-триггер типа D с непосредственным входом R установки нуля. Запись информации в каждый триггер осуществляется последовательно, сначала в основной – М (при отсутствии тактового импульса), затем во вспомогательный – S (по тактовому импульсу). Счетчик осуществляет счет от положительного фронта тактового сигнала С при напряжении низкого уровня на входе разрешения Е.
При высоком уровне напряжения на входе Е происходит блокировка счета. Счетчик осуществляет счет так же от отрицательного фронта сигнала Е при высоком уровне напряжения по входу С. На выходе Р формируется последовательность импульсов со скважностью Q=2 и частотой, равной Fвх/8.
Рисунок 16.18 - Условное графическое изображение ИС К564ИЕ9
Обнуление в счетчике происходит при подаче лог. 1 на вход установки нуля R, при этом выходы 0 и CR принимают состояния высокого уровня, а все остальные выходы – состояние низкого уровня. На каждом выходе дешифратора высокий уровень появляется только на период тактового импульса с соответствующим номером. Счетчик имеет выход переноса, завершает цикл счета при восьмом тактовом импульсе. Положительные фронты импульсов P используются как тактовая последовательность для последующего счетчика ИЕ9.
