E 0101 0111 e не змінюється

5 7

4356 . . .

4357 0101 0101

4358. . . .

12. STAX Rp {(Rp)}  A

store accumulator indirect - посередня регістрова адресація.

Зміст А передається в комірку пам’яті, адреса якої визначається парою регістрів.

13. XCHG H > D

L > E

Exchange H and L with D and E - неявна адресація.

Склад команд логічних операцій

До команд цієї групи відносять команди порівняння, зсуву, інвертування, а також логічні операції AND, OR, XOR.

Логічні операції в МП здійснюються порозрядно згідно з таблицями істинності.

Логічне множення AND, &, ^ (кон’юнкція) використовується для виділення

необхідного розряду або групи розрядів (розділення на тетради):

0 ^ 0 = 0 x₁ = ABH s₁=0FH s₂=0F0H

1 ^ 0 = 0 x₁ ^ s₁ = 0BH

0 ^ 1 = 0 x₁ ^ s₂ = 0A0H

1 ^ 1 = 1

Логічне додавання OR, V (диз’юнкція) використовується для формування байта із окремих бітів:

0 V 0 = 0 x₁ = 0BH

0 V 1 = 1 x₂ = 0A0H x₁ = 39H s = 80H

1 V 0 = 1 x₁ V x₂ = 0ABH x₁ V s = 0B9H

1 V 1 = 1

Додавання по модулю два XOR, ¥ використовується для обнулення А і погашення всіх прапорців в регістрі F:

0 ¥ 0 = 0

0 ¥ 1 = 1

1 ¥ 0 = 1 A ¥ A  A

1 ¥ 1 = 0 S=0, Z=1, Ac=0, P=1, Cy=0

1. ANA R A  A ^ R

and register - пряма регістрова адресація.

Результат побітного логічного множення змісту А і змісту регістру заноситься в акумулятор. Діє на всі біти регістру F.

2. ANA M A  A ^ {(HL)}

and memory - посередня регістрова адресація.

Діє на всі біти регістру F. Cy = 0.

3. ANI D8 A  A ^ D8

and immediate - безпосередня адресація.

А

А

01H

Діє на всі біти регістру F. Cy = 0.

4. XRA R A  A ¥ R

exclusive or register - пряма регістрова адресація

Діє на всі біти регістру F. Cy = 0. Ac = 0.

Обнулення А.

А А

Z = 1 Cy = 0 Ac = 0

5. XRA M A  A ¥ {(HL)}

exclusive or memory - посередня регістрова адресація.

Діє на всі біти регістру F. Cy = 0. Ac = 0.

6. XRI D8 A  A ¥ D8

exclusive or immediate - безпосередня адресація.

Діє на всі біти регістру F. Cy = 0. Ac = 0.

7. ORA R A  A V R

or register - пряма регістрова адресація

Діє на всі біти регістру F. Cy = 0. Ac = 0.

Побітна операція логічного додавання змісту А і змісту регістру згідно таблиці

істинності. Результат в А.

8. ORA M A  A V {(HL)}

or memory - посередня регістрова адресація.

Діє на всі біти регістру F. Cy = 0. Ac = 0.

9. ORI D8 A  A V D8

or immediate - безпосередня адресація.

Діє на всі біти регістру F. Cy = 0. Ac = 0.

10. CMP R A - R

compare register - пряма регістрова адресація.

Порівняти регістр з акумулятором. Зміст А не змінюється.

Від вмісту А віднімається вміст регістру, але результат нікуди не записується, а відповідно до результату формуються ознаки регістру F.

якщо A < R => S=1, Cy=1

A >= R => S=0, Cy=0

A = R => Z=1

11. CMP M A - {(HL)}

compare memory - посередня регістрова адресація.

Діє на всі біти регістру F.

12. CPI D8 A - D8

compare immediate - безпосередня адресація.

Діє на всі біти регістру F.

13. RLC Зсув вліво

rotate left - неявна адресація.

Cy  A₇ Діє тільки на Cy

A₀  A₇ A_n+1  A_n

7. 0

Cy

A A

1010 1100  0101 1001

Cy=1

1 4. RRC Зсув вправо Діє тільки на Cy

rotate right - неявна адресація. (СY)  (A₀) (A₇)  (A₀) (A_n)  (A_n-1)

15. RAL Циклічний зсув вліво. Діє тільки на Cy

Rotate left through carry – неявна адресація. (СY)  (A₇) (A₀)  (Cy) (A_n+1)  (A_n)

15. RAR Циклічний зсув вправо. Діє тільки на Cy

Rotate right through carry – неявна адресація. (СY)  (A₀) (A₇)  (Cy) (A_n)  (A_n+1)

17. CMA A  Ā Інверсія. Отримання оберненого коду акумулятора.

Не діє на регістр F.

complement accumulator – неявна адресація.