Короткі теоретичні відомості

Контролери периферійних пристроїв (ПП).

На рисунку 1.1 наведена блок-схема типового контролера ПП мікроЕОМ.

Основу контролера ПП становлять кілька регістрів, які призначені для тимчасового зберігання переданої інформації. Кожен регістр має свою адресу (такі регістри називають портами введення-виведення).

Регістр керування працює тільки в режимі запису й призначений для прийому з мікроЕОМ наказів для ПП.

Логіка управління контролера ПП виконує селекцію адрес регістрів контролера, прийом, обробку й формування керуючих сигналів системного інтерфейсу. Прийомо-передавач шин адреси й даних призначені для фізичного підключення електронних схем контролера до відповідних шин системного інтерфейсу.

Рис. 1.1

Паралельна передача даних.

У простому контролері ПП, що забезпечує побайтну передачу даних у ПП (рис.1.2), у шині зв'язку з ПП використовується всього два керуючі сигнали - "Вихідні дані готові" й "Дані прийняті".

Для формування керуючого сигналу "Вихідні дані готові" і

прийому з ПП керуючого сигналу "Дані прийняті" у контролері використовується однорозрядний адресний регістр стану й керування (А2). Одночасно із записом чергового байта даних із шини даних системного інтерфейсу в регістр даних контролера (порт виводу А1) у регістр стану й керування записується логічна одиниця. Тим самим формується керуючий сигнал "Вихідні дані готові" у шині зв'язку з ПП.

ПП, прийнявши байт даних, керуючим сигналом "Дані прийняті" обнуляє регістр стану контролера. При цьому формується:

Рис. 1.2 Простий контролер ПП поайтноі передачі даних.

Блок-схема простого контролера ПП (паралельного інтерфейсу), що забезпечує побайтний прийом даних з ПП, наведена на рисунку 1.3.

Рис.1.3 Простий контролер ПП побайтного прийому даних.

У цьому контролері при взаємодії з ПП також використовуються два КС - "Дані від ПП готові" й "Дані прийняті".

ПП записує в регістр даних контролера черговий байт даних й КС "Дані від ПП готові" встановлює в одиницю регістр стану й керування. При цьому формується: КС системного інтерфейсу "Готовність ПП".

Тим самим контролер сповіщає процесор про готовність даних у регістрі А1. Процесор виконуючи програму асинхронного обміну, зчитує. байт даних з регістра даних контролера й обнуляє регістр стану й керування. При цьому формується КС "Дані прийняті" у шині ПП.

Логіка керування контролера й прийомопередавачі шин системного інтерфейсу виконують ті ж функції, що й у контролері виведення (див. рис.1.2).

Синхронні послідовні інтерфейси

Простий контролер для синхронної передачі даних у ПП по послідовній лінії зв'язку (послідовний інтерфейс) представлений на рисунку 1.4.

Рис. 1.4 Простий контролер ПП послідовногї передачі даних.

Програма запису байта даних у буферний регістр аналогічна програмі паралельної передачі,.

Перетворення даних з паралельного формату, у якому вони надійшли в буферний регістр контролера із системного інтерфейсу в послідовний і передача їх у лінію зв'язку здійснюється в регістрі зсуву за допомогою генератора тактових імпульсів і двійкового 3-розрядного лічильника імпульсів.

Простий контролер для послідовного синхронного прийому даних ПП складається з тих же компонентів, що й контролер для синхронної послідовної передачі, за винятком генератора тактових імпульсів(Рис.1.5).

Дані, що надходять із лінії зв'язку у послідовному коді, перетворюються в контролері в паралельний код за допомогою регістра зсуву й трьох розрядного двійкового лічильника тактових імпульсів.

За час прийому в регістр зсуву наступних 8 бітів інформації, байт даних з буферного регістру повинен бути переданий у шину даних системного інтерфейсу мікроЕОМ. При цьому обнуляється регістр стану контролера й нуль у цьому регістрі означає, що в регістр зсуву приймається з лінії зв'язку черговий байт інформації.

Рис. 1.5 Простий контролер ПП послідовного прийому даних.

Контролер прямого доступу до пам'яті

Блок-схема простого контролера ПДП, що забезпечує введення даних в пам’ять мікроЕОМ за ініціативи ПП у режимі ПДП "Захоплення циклу", наведена на рисунку 1.6

Рис. 1.6. Контролер ПДП для введення даних із ПП у режимі “Захоплення циклу”

Перед початком чергового сеансу введення даних з ПП, процесор завантажує в регістри контролера наступну інформацію: у лічильник байт - кількість байт даних, а в регістр адреси - початкову адресу області пам'яті для даних, що вводять.Байти даних з ПП надходять у регістр даних контролера в постійному темпі. При цьому кожен байт супроводжується керуючим сигналом з ПП "Введення даних", що забезпечує запис байта даних у регістр даних контролера. По цьому ж сигналу й при ненульовому стані лічильника байт, контролер формує сигнал ВПДП. По відповідному сигналу процесора НПДП, контролер виставляє на шини адреси й даних системного інтерфейсу вміст своїх регістрів адреси й даних відповідно. Формуючи керуючий сигнал "Введення" контролер ПДП забезпечує запис байта даних зі свого регістра даних в пам’ять мікроЕОМ. Сигнал НПДП використовується в контролері й для модифікації лічильника байт і регістра адреси. По кожному сигналу НПДП із вмісту лічильника байт віднімається одиниця, і як тільки вміст лічильника стане рівним нулю, контролер припинить формування сигналу "Вимога прямого доступу до пам'яті".