Восьмой.

**1. Билет 7+Линейные дешифраторы представляют собой совокупность схем И, формирующих управляющий сигнал только на одном из вы­ходов, в то время как на остальных выходах сигнал отсутствует (рисунок 3.7).

 

Рисунок 3.7 – Линейный дешифратор на два входа

 

Поэтому дешифраторы часто называют избирательными схемами. Функционирование дешифратора можно описать с помощью таблицы истинности (таблица 3.4) или логических функций:

 

Таблица 3.4 – Таблица истинности

Xn	Xn-1	…	X2	X1	Y0	Y1	Y2	…	Y2n-1
0	0	…	0	0	1	0	0	…	0
0	0	…	0	1	0	1	0	…	0
0	0	…	1	0	0	0	1	…	0
…	…	…	…	…	…	…	…	…	…
1	1	…	1	1	0	0	0	…	1

 

 

 

 

 

 

 

где X₁, X₂, ..., X_n; Y₀,Y₁, ...,Y₂ⁿ_-1 – сигналы на входах и выходах дешифратора. Для линейного дешифратора на n входов требуется элементов И с n входами, Линейные дешифраторы наиболее эффективны, когда разрядность входного кода nне превышает число n входов схемы И типовом элемента ЦИМ. Быстродействие линейных дешифраторов является наибольшим по сравнению с другими схемами дешифрации, так как время установления t_уст управляющего сигнала на входе дешифратора равно средней задержке t_зд.ср типового элемента ЦИМ (t_уст=t_зд.ср). Основной недостаток – требуется большая нагрузочная способность элементов регистра (триггеров), к которым подключаются входы дешифраторов, равная m_тр=2^n-1.

**2. Linear feedback shift register (LFSR — линейный регистр сдвига с обратной связью) — один из методов генерации псевдослучайных чисел.

Сдвиговый регистр с обратной связью состоит из двух частей: сдвигового регистра и функции обратной связи. Сдвиговый регистр — последовательность битов. Длина сдвигового регистра — количество битов. Когда нужно извлечь бит, все биты сдвигового регистра сдвигаются вправо на одну позицию. Новый крайний слева бит определяется функцией остальных битов регистра. На выходе сдвигового регистра оказывается один, обычно младший, значащий бит. Период сдвигового регистра — длина получаемой последовательности до начала ее повторения.

Для LFSR функция обратной связи представляет собой сумму по модулю 2 (xor) некоторых битов регистра (эти биты называются отводной последовательностью).

LFSR может находиться в 2ⁿ − 1 внутренних состояниях, где n — длина сдвигового регистра. Если сдвиговый регистр заполнен нулями, то такое состояние будет порождать на выходе только нули (так как в качестве функции обратной связи используется xor), поэтому такое состояние бесполезно. Теоретически LFSR может генерировать последовательность с длиной 2ⁿ − 1 бит, так как длина последовательности совпадает с количеством внутренних состояний. LFSR будет проходить все внутренние состояния (иметь максимальный период) только при определённых отводных последовательностях — если многочлен, образованный из отводной последовательности и константы 1, является примитивным по модулю 2.

Степень многочлена — длина сдвигового регистра. Примитивный многочлен степени n — это неприводимый многочлен, который является делителем  , но не является делителем x^d + 1 для всех d, делящих 2ⁿ − 1.

Например, чтобы проверить будет ли LFSR с отводной последовательностью, состоящей из первого и четвертого битов, генерировать последовательность максимальной длины (15 для 4-битного регистра), нужно проверить, будет ли многочлен x⁴ +x + 1 примитивным.

Генераторы псевдослучайных последовательностей

В большинстве алгоритмов шифрования, особенно потоковых шифрах, используются генераторы ключевой последовательности. Генератор ключевой последовательности выдает поток битов, который выглядит случайными, но в действительности является детерминированным и может быть в точности воспроизведен на стороне получателя. Чем больше генерируемый поток похож на случайный, тем больше времени потребуется криптоаналитику для взлома шифра. Однако, если каждый раз при включении генератор будет выдавать одну и ту же последовательность, то взлом криптосистемы будет тривиальной задачей. Например, в случае использования потокового шифрования, перехватив двашифрованных текста, злоумышленник может сложить их по модулю 2 и получить дваисходных текста, сложенных также по модулю 2. Такую систему раскрыть очень просто. Если же в руках противника окажется пара «исходный текст – шифрованный текст», то задача вообще становится тривиальной. Поэтому все генераторы случайных последовательностей имеют зависимость от ключа. В этом случае простой криптоанализ будет невозможным. Структуру генератора ключевой последовательности можно представить в виде конечного автомата с памятью, состоящего из трех блоков:

• блока памяти, хранящего информацию о состоянии генератора,

• выходной функции, генерирующей бит ключевой последовательности в зависимости от состояния,

• функции переходов, задающей новое состояние, в которое перейдет генератор на следующем шаге. В настоящее время насчитывается несколько тысяч различных вариантов генераторов псевдослучайных чисел. Рассмотрим основные методы получения псевдослучайных последовательностей, которые наиболее подходят для компьютерной криптографии. девятый.

**1. Билет 7+8+Пирамидальные дешифраторы на n входов имеют x=n-1 ступеней, причем на каждой ступени используются только двухвходовые схемы И (рисунок 3.8). Количество элементов И в i-й ступени составляет 2ⁱ⁺¹, где i – номер ступени. Общее количество схем И для пирамидального дешифратора определяется по формуле

 

Недостаток пирамидальных дешифраторов: различные входы дешифраторов оказывают неравномерную нагрузку на элементы регистров, а большое число ступеней снижает его быстродействие t_уст=xt_зд.ср.

 

**2. Регистровый файл — запоминающее устройство процессора со сверхбыстрым доступом для хранения данных, участвующих в обработке, а также управляющей информации процессора. Все регистры процессора делятся на:

• Регистры общего назначения (РОН, англ. GPR — general purpose register) — для хранения обрабатываемых данных и адресов. Эти регистры доступны из всех режимов работы процессора. Исключение может составлять «замороженное» состояние некоторых регистров, доступ к которым вызывает прерывание, предназначенное для сохранения этих регистров; режим используется в многозадачности для ускорения переключения контекстов.

• Регистры специального назначения (РСН, англ. SPR — special purpose register) — для хранения управляющей информации, состояния процессора, и некоторых дополнительных данных. Часто эти регистры недоступны из режима приложения, а только из системного режима.

Регистры общего назначения могут разделяться (хотя и необязательно) на:

• регистры целочисленных данных,

• регистры данных с плавающей запятой,

• векторные регистры,

• адресные регистры.

В конкретной процессорной архитектуре регистры могут совмещать различные функции, могут быть все регистры одинаковые (полностью ортогональный регистровый файл).

десятый.

**1. Билет 7+8+ Прямоугольные дешифраторы

В прямоугольных дешифраторах n его входов разбиваются на две группы по n/2 переменных в каждой группе при четномn, при нечетном п группы должны содержать по (n+1)/2 и (п-1)/2 переменных (рисунок 3.9). Для каждой из двух групп строится линейный дешифратор. Эти дешифраторы составляют первую ступень дешифрации. Затем по матричной схеме с помощью элементов И на два входа каждая выходная шина одного дешифратора объединяется с каждой выходной шиной другого и таким образом получается вторая ступень дешифрации.

 

**2. Микросхема К155ИР17 (AV2504) регистр последовательных приближений. Он предназначен для построения 12-разрядных АЦП, работающих по методу последовательных приближений. Регистр применяется вместе с 12-разрядной микросхемой ЦАП и интегральным компаратором.

Суть метода последовательных приближений соответствует процедуре взвешивания предмета (в данном случае «предмет» — это зафиксированный на время измерения уровень сигнала) с помощью набора гирь. При этом набор «разновесов» подобран по двоичной системе: 1/2 от предельной массы, на которую рассчитаны весы, 1/4, 1/8,... В случае применения регистра К155ИР17(AV2504) потребуется набор градаций вплоть до младшей: 1/2¹²=1/4066, Предельную для весов массу назовем шкалой преобразования.

Если на весы установлен предмет, проверяем его массу наибольшей гирей (1/2 шкалы весов). Если она перевешивает, этот старший разряд придется с весов снять (записать в память 0). Если предмет перевешивает, гирю на чашке оставляем (оставляем в памяти 1). Далее добавляем гирю 1/4 шкалы. После анализа больше — меньше» (в электронной схеме это делает компаратор, т.е. сравниватель) либо записываем 1 (гирю оставляем), либо 0 (гирю снимаем).

Как результат полного цикла работы регистра поданная на вход DI кодовая последовательность, обозначенная на диаграмме буквами А — И, появляется в параллельном коде на выходах QO — Q7 (зтот байт теперь накоплен в регистре). Со сдвигом на один такт эту же последовательность в процессе заполнения регистра можно было наблюдать на выходе DO.

Рассмотрим несколько схем применения регистра К155ИР17 (AV2504). Устройство на рисунке состоит из пяти частей А1 — А5. Здесь к регистру РПП присоединен ЦАП и генератор тактовых импульсов GC. Выходной ток ЦАП I_выхпоступает на компаратор, на вход которого подается также ток сигнала I_с . Напряжение шкалы преобразования соответствует уровню опорного напряжения Uоп. После прихода сигнала "Пуск" _S РПП посылает на ЦАП старший бит Q11 (т.е, ставит на весы гирю 1/2 шкалы).

Компаратор сравнивает напряжения U_c и U_оп/2 и свое решение 1 или О и передает на вход DI РПП. Если решение О СЗР сбрааывается и на ЦАП выдается следующий разряд. Если после компаратора получена 1, она останется в регистре (диаграмма Q6). Bce 12 разрядов подаются от РПП на ЦАП поочередно, поразрядные решения компаратора в виде последовательности 1 и О накапливаются на выходах РПП.

На рисунке показана схема компаратора, который может обеспечить разрешающую способность 12 бит (устройство A3), а на рисунке дана цифровая часть АЦП (устройства А4 и А5). В качеств А2 можно применить ЦАП К1108ПА1.

Регистр К155ИР17 (AV2504) можно наращивать. На рисунке показана схема 16-разрядного, а на рисунке — 24-разрядного регистра. Регистр DD2 в схеме на рисунке работает по укороченному циклу, сокращая время преобразований, когда нужны не все информационные выходы. Здесь вместо сигнала QСС используется сигнал Q3 — выходной уровень необходимого младшего разряда.

одинацетый. **1. дешифраторы семисегментного кода предназначены для преобразования двоичного кода, подаваемого на их входы в код семисегментных светодиодных индикаторов. Обе микросхемы идентичны и различаются только тем, что КР514ИД1 предназначена для работы с индикаторами с общим катодом, а КР514ИД2 для индикаторов с общим анодом. Кроме того, микросхема КР514ИД1 содержит встроенные токоограничивающие резисторы на выводах a,b,c,d,e,f,g.

Графическое изображение микросхемы, цоколёвка и расположение сегментов на индикаторах показаны на Рис.1

 

 

    

 

 

Рис.1

 

Не смотря на то, что большинство выпускаемых индикаторов (как отечественных так и импортных) содержат децимальную точку (сегмент h), дешифраторы серии КР514 не имеют вывода для управления этим сегментом. При конструировании схем с цифровой индикацией, если нужна децимальная точка, нужно помнить об этом недостатке дешифраторов.

     Кроме основных символов (цифры от 0 до 9) дешифраторы серии КР514 «умеют» выдавать на выходе семисегментные коды и других (назовём их псевдографическими) символов, которые могут пригодиться для индикации различных режимов работы устройства. К сожалению мне не удалось найти никакой информации об этих символах даже в Internet. Это побудило меня к тому, чтобы самостоятельно выяснить какие символы дополнительно могут выдавать описываемые здесь дешифраторы.