- •Оглавление
- •Сети эвм: понятие, становление, преимущества сетевой обработки данных.
- •Распределение адресного пространства для архивной среды хранения информации.
- •Арифметико-логические устройства и блок ускоренного умножения. Схемы наращивания алу при последовательном и параллельном переносах.
- •Основные характеристики вычислительных сетей.
- •Распределения адресного пространства для физической оперативной памяти с переменными страницами.
- •Архитектура и схемотехника бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры).
- •2. Масштаб предприятия или подразделения, кому принадлежит сеть
- •Классификация вычислительных сетей. Отличия классических lan и gan, тенденция их сближения.
- •1. По территориальной рассредоточенности
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации.
- •Типовые структуры вычислительных сетей.
- •Задача размещения для виртуального адресного пространства.
- •Методы защиты оперативной памяти
- •Методы коммутации в вычислительных сетях. Способы мультиплексирования каналов связи.
- •2. Коммутация сообщений
- •3. Коммутация пакетов
- •Основные задачи управления виртуальной оперативной памятью и их характеристики.
- •Особенности работы с памятью мп I 386. Механизм дескрипторов. Назначение.
- •Задачи системотехнического проектирования сетей эвм
- •Сегментно-страничная схема функционирования виртуальной оперативной памяти
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Анализ задержек передачи сообщений в сетях передачи данных
- •Сегментная схема функционирования виртуальной оперативной памяти
- •Способы организации вычислительных систем. Классификация вычислительных систем
- •Задача оптимального выбора пропускных способностей каналов связи (прямая и обратная постановки).
- •Страничная по требованию схема функционирования виртуальной оперативной памяти.
- •Способы организации памяти вычислительных систем.
- •Семиуровневая модель взаимодействия открытых систем. Функции уровней
- •Страничная схема функционирования виртуальной оперативной памяти
- •Система прерываний программ. Функции и назначение.
- •Прохождение данных через уровни модели osi. Функции уровней
- •Сегментно-страничная структуризация памяти
- •Поддержка мультизадачности в мп i386. Сегмент состояния задачи
- •Протоколы и функции канального уровня.
- •Сегментная структуризация памяти.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Протоколы повторной передачи. Анализ производительности.
- •Страничная структуризация памяти с переменными страницами
- •Регистры – общие принципы построения, сдвиг информации, способы записи и считывания, параметры.
- •Сдвигающие регистры
- •Универсальные регистры
- •Протоколы и функции сетевого уровня. Таблицы маршрутизации.
- •Страничная структуризация памяти с фиксированными страницами
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Классификация алгоритмов маршрутизации
- •По способу выбора наилучшего маршрута.
- •По способу построения таблиц маршрутизации
- •По месту выбора маршрутов (маршрутного решения)
- •По виду информации которой обмениваются маршрутизаторы
- •Многоочередная дисциплина обслуживания процессов с различными приоритетами в ос
- •Устройства кодирования и декодирования цифровой информации, примеры практической реализации схем и их функционирование
- •5. Кодирование текстовой информации
- •Задача оптимальной статической маршрутизации
- •Многоочередная дисциплина обслуживания процессов с равными приоритетами в ос.
- •Логическая основа построения сумматоров, способы организации переноса, пример практической реализации
- •Стек тср/ip. Протоколы прикладного уровня.
- •Дисциплины распределения ресурсов в ос: fifo, lifo и круговой циклический алгоритм, их достоинства и недостатки.
- •Классификация системы логических элементов, типовые схемы, параметры и характеристики
- •Вопрос 2.
- •Системы адресации в стеке тср/ip.
- •Концепция "виртуализации" в ос
- •1.Паравиртуализация
- •2.Трансляция двоичного кода
- •3.Виртуализация процессора
- •4.Виртуализацимя памяти
- •5.Виртализация ввода/вывода
- •1 Подход:
- •2 Подход:
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Простейший суммирующий асинхронный счётчик
- •Простейший вычитающий асинхронный счётчик
- •Протокол ip. Протокол ip – internetprotocol
- •Структура информации заголовка ip
- •Понятие "ресурс" в ос. Классификация ресурсов.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Классификация триггеров
- •Структура 2d
- •Структура 3d
- •Структурные методы повышения быстродействия запоминающих устройств
- •Свойства и классификация процессов в ос.
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Десятичный корректор, аккумулятор, регистр аккумулятора и временного хранения и регистр признаков.
- •Протокол tcp.
- •Смена состояний процессов в ос. Диспетчеризация и управление процессами.
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации
- •Алгоритм выполнения операции передачи слова из кэш в процессор
Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.
Классификация триггеров
Классификация триггеров проводится по признакам логического функционирования и способу записи информации (рис. 3.2).
По логическому функционированию различают триггеры типов RS, D, T, JKи др. Кроме того, используются комбинированные триггеры, в которых совмещаются одновременно несколько типов, и триггеры со сложной входной логикой (группами входов, связанных собой логическими зависимостями).
По способу записи информации различают асинхронные (нетактируемые) и синхронные (тактируемые) триггеры. В нетактируемых переход в новое состояние вызывается непосредственно изменениями входных информационных сигналов. В тактируемых, имеющих специальный вход, переход происходит только при подаче на этот вход тактовых сигналов. Тактовые сигналы называют также синхронизирующими, исполнительными, командными и т.д. Обозначаются они буквой C (от слова Clock).
По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнем и управляемые фронтом. Управление уровнем означает, что при одном уровне тактового сигнала триггер воспринимает входные сигналы и реагирует на них, а при другом не воспринимает и остаётся в неизменном состоянии. При управлении фронтом разрешение на переключение даётся только в момент перепада тактового сигнала (на его фронте или спаде). В остальное время независимо от уровня тактового сигнала триггер не воспринимает входные сигналы и остаётся в неизменном состоянии. Триггеры, управляемые фронтом, называют также триггерами с динамическим управлением.
По характеру процесса переключения триггеры делятся на одноступенчатые и двухступенчатые. В одноступенчатом триггере переключение в новом состояние происходит сразу, в двухступенчатом – по этапам. Двухступенчатые триггеры состоят из входной и выходной ступеней. Переход в новое состояние происходит в обеих ступенях поочерёдно. Один из уровней тактового сигнала разрешает приём информации во входную ступень при неизменном состоянии выходной ступени. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную.
Общность структур особенно проявляется для статических ОЗУ и памяти типа ROM. Структуры динамических ОЗУ имеют свою специфику. Для статических ОЗУ и памяти типа ROM наиболее характерны структуры 2D, 3D и 2DM.
