- •Оглавление
- •Сети эвм: понятие, становление, преимущества сетевой обработки данных.
- •Распределение адресного пространства для архивной среды хранения информации.
- •Арифметико-логические устройства и блок ускоренного умножения. Схемы наращивания алу при последовательном и параллельном переносах.
- •Основные характеристики вычислительных сетей.
- •Распределения адресного пространства для физической оперативной памяти с переменными страницами.
- •Архитектура и схемотехника бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры).
- •2. Масштаб предприятия или подразделения, кому принадлежит сеть
- •Классификация вычислительных сетей. Отличия классических lan и gan, тенденция их сближения.
- •1. По территориальной рассредоточенности
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации.
- •Типовые структуры вычислительных сетей.
- •Задача размещения для виртуального адресного пространства.
- •Методы защиты оперативной памяти
- •Методы коммутации в вычислительных сетях. Способы мультиплексирования каналов связи.
- •2. Коммутация сообщений
- •3. Коммутация пакетов
- •Основные задачи управления виртуальной оперативной памятью и их характеристики.
- •Особенности работы с памятью мп I 386. Механизм дескрипторов. Назначение.
- •Задачи системотехнического проектирования сетей эвм
- •Сегментно-страничная схема функционирования виртуальной оперативной памяти
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Анализ задержек передачи сообщений в сетях передачи данных
- •Сегментная схема функционирования виртуальной оперативной памяти
- •Способы организации вычислительных систем. Классификация вычислительных систем
- •Задача оптимального выбора пропускных способностей каналов связи (прямая и обратная постановки).
- •Страничная по требованию схема функционирования виртуальной оперативной памяти.
- •Способы организации памяти вычислительных систем.
- •Семиуровневая модель взаимодействия открытых систем. Функции уровней
- •Страничная схема функционирования виртуальной оперативной памяти
- •Система прерываний программ. Функции и назначение.
- •Прохождение данных через уровни модели osi. Функции уровней
- •Сегментно-страничная структуризация памяти
- •Поддержка мультизадачности в мп i386. Сегмент состояния задачи
- •Протоколы и функции канального уровня.
- •Сегментная структуризация памяти.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Протоколы повторной передачи. Анализ производительности.
- •Страничная структуризация памяти с переменными страницами
- •Регистры – общие принципы построения, сдвиг информации, способы записи и считывания, параметры.
- •Сдвигающие регистры
- •Универсальные регистры
- •Протоколы и функции сетевого уровня. Таблицы маршрутизации.
- •Страничная структуризация памяти с фиксированными страницами
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Классификация алгоритмов маршрутизации
- •По способу выбора наилучшего маршрута.
- •По способу построения таблиц маршрутизации
- •По месту выбора маршрутов (маршрутного решения)
- •По виду информации которой обмениваются маршрутизаторы
- •Многоочередная дисциплина обслуживания процессов с различными приоритетами в ос
- •Устройства кодирования и декодирования цифровой информации, примеры практической реализации схем и их функционирование
- •5. Кодирование текстовой информации
- •Задача оптимальной статической маршрутизации
- •Многоочередная дисциплина обслуживания процессов с равными приоритетами в ос.
- •Логическая основа построения сумматоров, способы организации переноса, пример практической реализации
- •Стек тср/ip. Протоколы прикладного уровня.
- •Дисциплины распределения ресурсов в ос: fifo, lifo и круговой циклический алгоритм, их достоинства и недостатки.
- •Классификация системы логических элементов, типовые схемы, параметры и характеристики
- •Вопрос 2.
- •Системы адресации в стеке тср/ip.
- •Концепция "виртуализации" в ос
- •1.Паравиртуализация
- •2.Трансляция двоичного кода
- •3.Виртуализация процессора
- •4.Виртуализацимя памяти
- •5.Виртализация ввода/вывода
- •1 Подход:
- •2 Подход:
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Простейший суммирующий асинхронный счётчик
- •Простейший вычитающий асинхронный счётчик
- •Протокол ip. Протокол ip – internetprotocol
- •Структура информации заголовка ip
- •Понятие "ресурс" в ос. Классификация ресурсов.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Классификация триггеров
- •Структура 2d
- •Структура 3d
- •Структурные методы повышения быстродействия запоминающих устройств
- •Свойства и классификация процессов в ос.
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Десятичный корректор, аккумулятор, регистр аккумулятора и временного хранения и регистр признаков.
- •Протокол tcp.
- •Смена состояний процессов в ос. Диспетчеризация и управление процессами.
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации
- •Алгоритм выполнения операции передачи слова из кэш в процессор
Структура 2d
В структуре 2D,
запоминающие элементы ЗЭ организованы
в прямоугольную матрицу размерностью
,
где М - информационная емкость памяти
в битах; k - число хранимых слов; m - их
разрядность.
Дешифратор адресного кода DC при наличии разрешающего сигнала активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки. Направление обмена определяется усилителями чтения/записи под воздействием сигнала R/W (Read/Write).
Структура типа 2D применяется лишь в ЗУ малой информационной емкости, т. к. при росте емкости проявляется несколько ее недостатков, наиболее очевидным из которых является чрезмерное усложнение дешифратора адреса (число выходов дешифратора равно числу хранимых слов).
Структура 3d
Структура 3D позволяет
резко упростить дешифраторы адреса с
помощью двухкоординатной выборки
запоминающих элементов. Принцип
двухкоординатной выборки поясняется
на рисунке 17 на примере ЗУ типа ROM,
реализующего только операции чтения
данных. Здесь код адреса разрядностью
n делится на две половины, каждая из
которых декодируется отдельно. Выбивается
запоминающий элемент, находящийся на
пересечении активных линий выходов
обоих дешифраторов. Таких пересечений
будет как раз
с одноразрядной организацией.
Рисунок 17 - Структура ЗУ типа 3D
Суммарное число выходов обоих дешифраторов составляет
,что гораздо меньше, чем 2n при реальных значениях n. Уже для ЗУ небольшой емкости видна эта существенная разница: для структуры 2D при хранении 1К слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый. Недостатком структуры 3D в первую очередь является усложнение элементов памяти, имеющих двухкоординатную выборку. Структуры типа 3D имеют также довольно ограниченное применение, поскольку в структурах типа 2DM (2D модифицированная) сочетаются достоинства обеих рассмотренных структур - упрощается дешифрация адреса, и не требуются запоминающие элементы с двухкоординатной выборкой.
Структурные методы повышения быстродействия запоминающих устройств
Постоянно растущие потребности вызвали к жизни ряд методов повышения быстродействия микросхем памяти.
Кучность адресов и произвольный доступ
Эффективность и целесообразность применения различных структурных методов повышения быстродействия ЗУ зависят от характера изменения адресов при обращениях к памяти. При реализации компьютерных программ чаще всего наблюдается ситуация, которую можно назвать кучностью адресов. В этом случае после обращения по некоторому адресу следующее обращение вероятнее всего будет по соседнему адресу или близкому к нему. Так проявляется известное свойство локальности программ. Последовательное изменение адресов при реализации программ нарушается командами переходов, но их доля среди команд программы невелика.
Для других алгоритмов, например, связанных с сетевыми задачами и процессами телекоммуникации, кучность адресов не наблюдается. Адрес последующего обращения к памяти не коррелируется с адресом предыдущего. В этом случае говорят о работе памяти в режиме произвольного доступа.
Быстрый страничный доступ
Этот способ повышения быстродействия применяется при работе ЗУ в условиях кучности адресов. Адрес можно рассматривать как состоящий из двух частей – адрес страницы (старшие разряды) и адреса слов на страницы (младшие разряды). Первоначальное обращение к памяти требует обработки обеих частей адреса, что занимает определённое время. Если следующее обращение происходит на той же странице, то процесс обращения к ячейке упрощается, поскольку обновляется только часть адреса, и цикл выборки ячейки сокращается.
Пакетная передача данных и команд
Этот способ повышения быстродействия применяется при работе ЗУ в условиях кучности адресов. Пакетная передача адресов и команд означает, что при обращении к памяти последовательно извлекается не только первоначально адресованное слово, но и несколько соседних – пакет. Размер пакета может быть различным. Внутри пакета выборка слов идёт быстро, т.к. адреса формируются внутри самой схемы, и не требуется для каждого слова пакета передавать в микросхему его адрес или часть адреса, что по сравнению со страничным доступом сокращает время выборки слов.
Передача данных с удвоенной скоростью (DDR)
Этот способ связан с повышением пропускной способности интерфейса памяти, т.е. тракта ввода/вывода данных. Технология DDR предусматривает восприятие данных по обоим фронтам синхросигнала, а это удваивает скорость передачи.
Применение многобанковых структур
Многобанковость позволяет исключить время восстановления из цикла обращения к ЗУ. В многобанковых структурах память делиться на части (банки), число которых может быть различным. Эффект появляется уже при делении памяти на два банка. В двухбанковой структуре в одном банке размещаются ячейки с нечётными адресами, в другом – с чётными. Если обращение идёт по последовательным адресам, то банки работают поочередно.
Конвейеризация трактов передачи данных
Сущность конвейеризации, которая применяется для повышения производительности различных средств обработки информации, заключается в разбиении трактов обработки информации на ступени.
IP-адреса. Использование масок в IP-адресах.
Классы IP адресов:
A, B, C, D, E.
Если первый бит ip адреса подсети начинается с 0, то это класс А. если два первых бита равны 10, то это класс В и под адрес сети выделяется 15 бит и под адрес узла 16. если три первые бита 1 1 0, то это класс С. Здесь под адрес сети 21 бит, под адрес узла 8 бит. Если байт начинается 1 1 1 0, класс D. Остальные 28 битов образуют групповой адрес. Если в пакете стоит такой адрес, то этот пакет должен быть доставлен сразу нескольким узлам.
Основное назначение групповой адресации:
Распространение информации по модели: 1 источник – множество приемников. Для осуществления такой передачи используется протокол IGMP. Класс Е: начинается с комбинации 11110. адреса такого класса зарезервированы.
Содержимое первого байта IP адреса:
Класс А: 0 – 127, Класс В: 128 – 191, класс С: 192 – 223, класс D: 224 – 239, класс Е: 240 – 247.
Классы А, В и С предназначены для однонаправленной адресации, однако каждому классу соответствует свой размер сети. Класс А используется для самых крупных сетей, насчитывающих до 16 777 216 узлов. Класс В – это формат однонаправленной адресации для сетей среднего размера, содержащих до 65 536 узлов. Адреса класса С применяются в небольших сетях с однонаправленными коммуникациями и количеством хостов, не превышающем 254. Адреса класса D не связаны с размером сети, они предназначены лишь для групповых рассылок. Четыре байта адреса используются для указания группы адресов, которым предназначены широковещательные пакеты. Эта группа содержит узлы, являющиеся подписчиками таких пакетов. Адреса класса D выбираются из диапазона значений от 224.0.0.0 до 239.255.255.255. Пятый класс адресов, класс Е, используется для исследовательских задач и в первом байте содержит значения от 240 до 255.
Помимо классов, существуют некоторые IP-адреса специального назначения (например, адрес 255.255.255.255, который представляет собой широковещательный пакет, посылаемый всем узлам сети). Пакеты, имеющие в первом байте значение 127, используются для тестирования сети. Чтобы указать всю сеть, задается только идентификатор сети, а другие байты содержат нули.
Маска – это четырехбайтовое число, которое используется совместно с IPадресом и позволяет гибко устанавливать границы между адресом сети и адресом узла. В тех разрядах, которые соответствуют адресу сети содержится 1.
Роль маски подсети
Адреса TCP/IP требуют указания маски подсети, которая используется для Решения двух задач: для обозначения используемого класса адресов и для деления сети на подсети при управлении сетевым трафиком. Маска подсети позволяет прикладной программе определить, какая часть адреса является идентификатором сети, а какая соответствует идентификатору хоста. Например, Маска для сети класса А имеет единицы во всех разрядах первого байта и нули – в остальных байтах, т. е. 11111111.00000000.00000000.00000000 (255.0.0.0 в Десятичном представлении). В этом случае единицы указывают на разряды Идентификатора сети (подсети), а нули – на разряды идентификатора хоста.
Маски при бесклассовой маршрутизации (CIDR)
Маски подсети являются основой метода бесклассовой маршрутизации (CIDR). При этом подходе маску подсети записывают вместе с IP-адресом в формате «IP-адрес/количество единичных бит в маске». Число после слэша означает количество единичных разрядов в маске подсети.
Рассмотрим
пример записи диапазона IP-адресов в
виде 10.96.0.0/11. В этом случае маска подсети
будет иметь двоичный вид 11111111 11100000
00000000 00000000, или то же самое в десятичном
виде: 255.224.0.0. 11 разрядов IP-адреса отводятся
под адрес сети,
а остальные 32 — 11 = 21 разряд полного
адреса (11111111
11100000 00000000
00000000) — под локальный адрес в этой
сети. Итого, 10.96.0.0/11 означает диапазон
адресов от 10.96.0.0 до 10.127.255.255.
