3.2 Синтез дешифраторів

Таблиця істинності повного дешифратора 3-8 приведено в табл. 3.2.

Рисунок 3.2 – таблиця істинності дешифратора 3-8

№ набору	x2	x1	x0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
2	0	1	0	0	0	0	0	0	1	0	0
3	0	1	1	0	0	0	0	1	0	0	0
4	1	0	0	0	0	0	1	0	0	0	0
5	1	0	1	0	0	1	0	0	0	0	0
6	1	1	0	0	1	0	0	0	0	0	0
7	1	1	1	1	0	0	0	0	0	0	0

Для кожного з вихідних сигналів Y запишемо вираз у вигляді досконалої диз’юнктивної нормальної форми (ДДНФ). Для чого вибираємо рядки таблиці, на яких значення вихідної функції Y дорівнює L1 (логічній одиниці) і записуємо у вигляді кон’юнкції (логічного добутку) набори вхідних змінних кожного рядка, які об’єднуємо у вигляді диз’юнкції (логічної суми). Вхідні змінні повинні входити у кон’юнкцію таким чином, щоб значення логічного добутку дорівнювало L1, для чого вхідні змінні, які мають значення L0 (логічного нуля) необхідно інвертувати. Таким чином, отримаємо вирази логічних функцій, які будуть мати вигляд:

Y ₀ = x₂ ˄ x₁ ˄ x₀ Y₄ = x₂ ˄ x₁ ˄ x₀

Y₁ = x₂ ˄ x₁ ˄ x₀ Y₅ = x₂ ˄ x₁ ˄ x₀

Y₂ = x₂ ˄ x₁ ˄ x₀ Y₆ = x₂ ˄ x₁ ˄ x₀

Y₃ = x₂ ˄ x₁ ˄ x₀ Y₇ = x₂ ˄ x₁ ˄ x₀

Дешифратор, буде побудовано відповідно до отриманих логічних функцій має назву лінійного. Лінійні дешифратори є одноступеневими, тому що для їх побудування використовуються кон’юнктори, кількість котрих дорівнює кількості розрядів вихідного слова. Схема дешифратора, який відповідає отриманим логічним виразам показана на рис. 3.2.

Рисунок 3.2 – Схема лінійного дешифратора 3-8

Час затримки сигналу в такому дешифраторі буде дорівнювати сумі затримки сигналу у інверторі й елементі І.

Т_затр = τ_І + τ_НІ

Для збільшення довжини вхідного слова використовуються каскадне з’єднання лінійних дешифраторів, так звані пірамідальні дешифратори. Приклад схеми такого шифратора з організацією 5-32 показано на рис. 3.3.

Рисунок 3.3 – Схема пірамідального дешифратора

На цьому рисунку індекси вхідних сигналів x відповідають вагам двійкових розрядів вхідного коду. Побудова такого дешифратора ґрунтується на тому, що значення молодших розрядів позиційних систем числення циклічно повторюються при зміні старших розрядів, тому можливо розподіляти групи вихідних сигналів відповідно до змін в старших розрядах вхідного коду. На рис. 3.3 5-розрядна адреса, яка підлягає дешифруванню розбита на дві групи у 2 і 3 розряди, що зумовило структуру цієї схеми. Загалом багаторозрядну адресу можливо розподіляти в будь-який спосіб, й кожному способу буде відповідати свій варіант побудування схеми. Варіанти будуть відрізнятися затримкою сигналу й кількістю елементів для їх побудови, тому можливо вирішувати таку задачу з точки зору оптимізації.

Затримка сигналу в такій схемі буде дорівнювати сумі затримок всіх послідовних каскадів дешифраторів.

Для зменшення значення затримки сигналу використовують схему прямокутного або матричного дешифратора. схема такого дешифратора з організацією 4-16 показана на рис. 3.4

Рисунок 3.4 – схема матричного дешифратора 4-16

Час затримки в такому дешифраторі обчислюється як сума затримок у одному дешифраторі й одному логічному елементі І. крім того, при побудуванні такого дешифратора досить зручним є та обставина, що він будується з двохвходових логічних елементів І.

Дешифратор, який показано на рис. 3.4 характеризується тим, що в ньому відбувається ступенева дешифрація. При цьому, вхідного кодова комбінація вхідного сигналу розбивається на групи розрядів і й кожна група дешифрується власним дешифратором. Сигнали з виходів цих дешифраторів надходять на матрицю з двохвходових елементів І (кон’юнкторів) і при будь-якій комбінації розрядів адреси завжди буде активним один з кон’юнкторів, якій буде розташований на перехресті рядка і стовпця відповідних виходів дешифраторів першої ступен і.

Загалом при побудові таких дешифраторів необхідно ділити розряди адреси, за можливістю, навпіл. При цьому матриця другого ступеню виявляється квадратною.

Прямокутний дешифратор э найбільш економічним з точки зору апаратних витрат, швидкодії й дозволяє дешифрувати досить довгі коди адрес. Цим обумовлено його широке використання у великих мікросхемах.