- •1 Мета роботи
- •2 Загальні положення
- •2.1 Шифратори
- •2.2 Дешифратори
- •2.3 Мультиплексори
- •2.4 Демультиплексори
- •2.5 Суматори
- •3 Синтез схем комбінаційних цифрових пристроїв
- •3.1 Синтез шифраторів
- •3.2 Синтез дешифраторів
- •Синтез мультиплексорів
- •3.4 Синтез демультиплексорів
- •Синтез напівсуматоров і суматорів
- •4 Контрольні запитання
Синтез мультиплексорів
Для вирішення задачі синтезу побудуємо таблицю істинності мультиплексора 4-1, який показано на рис. 2.3, без урахування входу Е. таблиця істинності такого мультиплексора приведена нижче.
Таблиця 3.3 – таблиця істинності мультиплексора 4-1
D3 |
D2 |
D1 |
D0 |
A1 |
A0 |
Y |
~ |
~ |
~ |
D |
0 |
0 |
D0 |
~ |
~ |
~ |
0 |
0 |
||
~ |
~ |
D |
~ |
0 |
1 |
D1 |
~ |
~ |
~ |
0 |
1 |
||
~ |
D |
~ |
~ |
1 |
0 |
D2 |
~ |
~ |
~ |
1 |
0 |
||
D |
~ |
~ |
~ |
1 |
1 |
D3 |
~ |
~ |
~ |
1 |
1 |
Символом D в таблиці позначені двійкові дані, які можуть приймати одне значення з двох – або 1 або 0. тоді перемикальна функція мультиплексора буде мати вигляд
Y
= D0
˄
A1
˄ A0
˅ D1
˄
A1
˄ A0
˅ D2
˄
A1
˄ A0
˅ D3
˄
A1
˄ A0
˅
Цей вираз є мінімальним і за ним можливо будувати функціональну схему мультиплексора. Відповідно до виразу схема складається з одного елементу АБО (диз’юнктора), чотирьох елементів І і трьох інверторів. Схема приведена на рис. 3.5.
Рисунок 3.5 – функціональна схема мультиплексора
Два інвертори в цієї схемі використовуються для дешифрування адреси, тому їх можливо замінити відповідним дешифратором, що загалом використовується при побудуванні мультиплексорів з більшою кількістю входів. Вхід дозволу роботи Е може бути реалізовано при використанні чотирьохвходових кон’юнкторів (рис. 3.6 b) або використовувати вхід Е дешифратора(рис. 3.6 a). Приклади схем таких мультиплексорів показано на рис. 3.6.
Рисунок 3.6 – Схеми побудування мультиплексорів
Часові затримки сигналів в мультиплексорах визначаються окремо для трьох систем: адресний вхід – вихід, вхід даних – вихід, вхід дозволу – вихід. Для більшості мікросхем, які випускаються серійно ці значення дорівнюють (1÷2)τ, де τ – час затримки сигналу одного елементу цієї серії.
3.4 Синтез демультиплексорів
Таблиця істинності демультиплесора 1-4 наведена у табл. 3.4.
Таблиця 3.4 – таблиця істинності демультиплексора 1-4
D |
A1 |
A0 |
Y3 |
Y2 |
Y1 |
Y0 |
D |
0 |
0 |
0 |
0 |
0 |
D0 |
0 |
0 |
0 |
0 |
0 |
||
D |
0 |
1 |
0 |
0 |
D1 |
0 |
0 |
1 |
0 |
0 |
0 |
||
D |
1 |
0 |
0 |
D2 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
||
D |
1 |
1 |
D3 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
Відповідно до цієї таблиці перемикальні функції для цієї схеми матимуть вигляд
Y
0
= D0
˄
A1
˄ A0 Y2
= D2
˄
A1
˄ A0
Y1 = D1 ˄ A1 ˄ A0 Y3 = D3 ˄ A1 ˄ A0
Відповідно до перемикальних функцій схема демультиплексора матиме вигляд як показано на рис. 3.7.
Рисунок 3.7 – функціональна схема демультиплексора
