3.4.4. Организация шин в микропроцессорах
В различных микропроцессорах используются одна, две, три внутренние шины; их количество существенно влияет на структуру и характеристики микропроцессора. При определении количества шин следует учитывать, что уменьшение его приводит к уменьшению быстродействия, введению дополнительных буферных регистров, увеличению площади на кристалле и т.д.
Вариант трехшинной организации микропроцессора представлен на рис. 17а.
Рис. 17. Схемы организации шин в микропроцессорах:
а — трехшинная; б — двухшинная; в — одношинная.
При трехшинной организации работы можно выполнять арифметические и логические операции за один такт, включая выборку операндов из РОН и запись результатов в один из регистров РОН. Кроме высокого быстродействия этот способ организации шин имеет еще одно достоинство — отсутствие буферных регистров. Основной недостаток трехшинной организации — большая площадь, занимаемая шинами.
Двухшинная организация занимает меньшую площадь, но требует введения не менее двух буферных регистров (рис. 17б).
Это значит, что арифметические и логические операции будут выполняться не менее, чем за два такта: такт 1—загрузка БР одним из операндов; такт 2 — выполнение операции в АЛБ над операндом БР и одного из РОН; запись результата в РОН.
Одношинная организация (рис. 17в) работы микропроцессора занимает наименьшую площадь под шины, но требует не менее трех буферных регистров, что увеличивает цикл выполнения операций до трех тактов: такт 1 — загрузка БР одним из операндов; такт 2 —загрузка второго БР (Рсдв) вторым операндом; такт 3 — выполнение операций в АЛБ над содержимым буферных регистров и запись результата в один из РОН.
Рис.18. Схема подключения к общей шине.
а — на логических элементах; б — с открытым коллектором; в — схема с тремя состояниями.
Если к одной шине подключаются несколько источников информации, как например, в схеме, изображенной на рис. 17в, то возникает трудность их подключения. Возможность подключения к шине нескольких входов логических элементов ограничивается лишь нагрузочной способностью схем (в данном случае — РОН и АЛБ). При использовании мощных буферных схем нагрузочная способность оказывается достаточной для такого подключения.
Сложнее организуется подключение выходов нескольких схем к одной шине (рис. 18).
С помощью управляющих сигналов, подаваемых на входы V1 или V2, на общей шине (рис. 18а) будет появляться информация от РОН или от АЛБ. Однако число источников информации ограничивается количеством входов в элементе ИЛИ. Такая схема называется логическим объединением.
Подключение с помощью схем с открытым коллектором (рис. 18б) характеризуется электрическим соединением нескольких выходов. Как и в первой схеме, информация на шине будет только при наличии входного сигнала V1 или V2. Здесь нет элемента ИЛИ, а значит, нет принципиального ограничения на число подключаемых источников. Однако конечное сопротивление закрытых, параллельно включенных транзисторов, приводит к уменьшению отношения этого сопротивления к сопротивлению коллектора. Этим и ограничивается область применения такого способа.
Подключение с помощью схем, имеющих три состояния (рис. 18в) характеризуется тем, что в качестве нагрузок используются транзисторы VТ1 и VТ2. При подключении к общей шине выхода РОН открытый транзистор VТ1 и закрытый VТ2 определяют состояние общей шины, соответствующее логической единице. При нулевом значении на выходе РОН транзистор VТ1 закрывается, а VТ2 открывается, поэтому напряжение на шине пониженное, что соответствует логическому нулю. Однако здесь может и быть третий режим — оба транзистора VТ1 и VТ2 или VТЗ и VТ4 закрыты, т. е. выходное сопротивление высокое. В этом случае шину может использовать любое внешнее устройство.
В заключение можно отметить, что первые две схемы используются для внутренних шин, а последняя (с тремя состояниями) — для внешних связей микропроцессора с другими устройствами.