3.4.2. Организация процесса обработки информации

Наиболее характерными узлами микропроцессора являются операционное устройство и устройство управления.

Операционное устройство микропроцессора, предназначенное для выполнения операций над операндами (двоичными числами) в соответствии с кодом выполняемой операции обычно включает в себя арифметическо-логический блок (устройство) — АЛБ (АЛУ); блоки регистров общего назначения—РОН; блок формирования состояния регистра условий — регистр признаков (РгПр); блок местного управления.

Арифметическо-логический блок непосредственно выполняет обработку информации над исходными данными.

Блок РОН обеспечивает хранение операндов и промежуточных результатов вычислений, характеризуется малым време­нем обращения и ограниченным количеством регистров.

Блок формирования состояний регистра условий записывает в регистр признаков двоичный код, характеризующий арифметические и логические признаки результата операции АЛБ. Содержимое регистра признаков может быть использовано устройством управления для формирования условных переходов по результатам операций АЛБ.

Блок местного управления обеспечивает выполнение текущей микрокоманды и управляет всеми блоками операционного устройства.

Структура операционного устройства зависит от количества внешних магистралей (шин) и организации обмена информации по ним, а также от организации внутренних магистралей и порядка обмена информации между блоками операционного устройства.

Рис. 13. Структуры операционных устройств микропроцессоров:

а — типовая структура; б — операционное устройство для однокристальных микропроцессорных БИС; в — операционное устройство для модульных микропроцессорных БИС.

Рассмотрим типовую структуру обрабатывающей части микропроцессора (рис. 13, а). При этом не будем указывать управляющие входы, что позволит основное внимание обратить на функциональные характеристики системы при передаче и обработке данных. Содержимое любого РОН может быть передано на буферный регистр (БР) и на регистр сдвига (Рсдв). С этими двумя операндами АЛБ с помощью управляющих сигналов может осуществлять:

— передачу данных из одного РОН в другой путем пере­сылки выбранного из первого РОН слова транзитом через БР и АЛБ во второй РОН;

— увеличение или уменьшение на единицу содержимого любого РОН путем изменения в АЛБ выбранного из РОН значения на единицу и засылки полученного результата в тот же регистр;

— сдвиг содержимого любого РОН путем передачи выбранного числа в Рсдв, сдвига этого числа и записи через АЛБ в тот же РОН.

Очевидно, что для выполнения этих операций надо подавать тактовые сигналы от тактового генератора, причем максимально возможная частота, а значит, и время выполнения операций, будут определяться задержкой сигналов на различных компонентах схемы.

Операционные устройства, реализованные на однокристальных микропроцессорных БИС, отличаются фиксированной разрядностью и системой команд. Ограничения по числу информационных магистралей и внешних контактов приводят к необходимости организации последовательного вида передачи информации, при котором по одной информационной магистрали последовательно осуществляется обмен информацией между всеми внутренними узлами БИС и внешними магистралями. Например, операционное устройство, построенное на одной двунаправленной магистрали данных (МД), используется в микропроцессоре типа КР580ИК80 (рис. 13, б). Источниками операндов для АЛБ являются входная магистраль данных и РОН. Результаты вычислений по той же магистрали данных могут передаваться либо во внешние устройства, либо в РОН. Результат каждого выполненного действия записывается в специальный регистр — аккумулятор АС. В регистре признаков РгПр формируется двоичный код, характеризующий выходной код АЛБ на «все нули» на «все единицы», на значение младшего или старшего разряда.

Информация блока РОН поступает на однонаправленную адресную магистраль (МА) для передачи кода адреса внеш­него устройства.

Модульные микропроцессорные БИС позволяют использовать в операционной системе большее число внешних и внутренних шин и повысить производительность вычислений. Например, в микропроцессорном комплекте К525 в операционном устройстве работают два мультиплексора (коммутатора) МС1 и МС2 на входе и регистр-аккумулятор на выходе АЛБ - (рис. 13, б). Приведенная структура позволяет подавать коды операндов независимо по двум входным магистралям, мультиплексоры расширяют число возможных операндов. Операционные устройства с большим числом внешних магистралей имеют, как правило, небольшую разрядность. Для увеличения разрядности предусмотрена возможность соединения микропроцессоров между собой, что позволяет увеличить разрядность процессора. Достигается это использованием линий входа С₁ и выхода С₂ переноса для каждой малоразрядной БИС операционного устройства.

Кроме рассмотренных структур операционных устройств, имеются операционные устройства с двумя дополнительными рабочими регистрами, с мультиплексорами на входе АЛБ и на выходе (серия К519). Большое количество мультиплексоров позволяет реализовать эффективный набор микрокоманд. В микропроцессорном комплекте К 1804 реализована возможность независимого одновременного обращения к двум регистрам РОН, информация которых записывается в два регистра. Такая структура позволяет за один машинный такт выполнять операцию над содержимым двух регистров РОН.

В микропроцессорном комплекте К1802 регистровая память вынесена из операционного устройства в отдельный блок с возможностью его увеличения.

Рис. 14. Функциональная схема арифметическо-логического блока.

Как видно из структуры операционных устройств, основным элементом, обрабатывающим информацию, является арифметическо-логический блок (АЛБ). В качестве примера рассмотрим АЛБ, изображенный на рис. 14. На входы подается информация через точки A_i и B_i. На I ступени выполняются логические операции и формируются полусуммы, на II — генерация переносов, на III — формируется сумма. На входы S_o — S₃ подаются коды операции. На выходе I ступени формируются функция полусуммы, функция генерации переносов в данном разряде и функция передачи переноса.

Функция полусуммы предназначена для формирования результата суммирования с учетом переноса из соседнего младшего разряда на III ступени.

Управляющий вход S₄ задает тип выполняемых операций: S₄ == О выполняются логические операции, при S == 1 — арифметические (табл. 4). При выполнении логических операций переносы не производятся. На III ступени формируется полная сумма из полусумм, формируемых на I ступени и переносов, формируемых на II ступени.

Принципиальная схема АЛБ выполнена на логических элементах: НЕ, ИЛИ — НЕ, исключающее ИЛИ — НЕ Для примера можно рассмотреть логическую операцию И: сигнал на выходе будет, когда одновременно будут два сигнала А_i и В_i на входе. Для выполнения этой операции подается единичный входной управляющий сигнал на вход S₁. Используя таблицы истинности, на схеме расставим выходные сигналы без скобок. И как видно на выходе Р_i, будет единичный сигнал при наличии одновременно двух входных сигналов A_i и В_i и управляющего входного сигнала S₁.

Рассмотрим работу АЛБ при выполнении математического сложения двух разрядов чисел A_i и В_i,. Как известно, при сложении двух единиц одного разряда получается ноль в своем разряде (на выходе F_i) и единица переноса (на выходе С_i) в старший соседний разряд (1 + 1 = 10). Для выполнения этой математической операции кроме входных единичных сигналов, подаются управляющие единичные сигналы S1, S2, S4. Положение выходов логических элементов указаны на схеме в скобках.

Очевидно, что для выполнения выше названных операций, надо подавать определенные управляющие сигналы, причем важное значение имеет распределение этих сигналов во вре­мени, чтобы успевали срабатывать и комбинационные схемы АЛБ и переключаться триггеры регистров. Эти управляющие импульсы и вырабатывает устройство управления.