6 Содержание отчета:

6.1 Регулярная логическая схема. При этом обозначения сигналов, элементов схемы должны соответствовать описанию на языке VHDL.

6.2 VHDL-коды схемы и тестирующие программы по способу 1 и способу 2.

6.3 Временные диаграммы, соответствующие тестирующим программам.

7 Контрольные вопросы:

7.1 Есть ли в языке VHDL ограничение на число уровней иерархии VHDL-проектов?

7.2 Что такое структурное описание цифровой системы? Может ли структурное описание быть иерархическим?

7.3 Какие описания в иерархическом описании логической схемы обязательно должны быть поведенческими (не имеют структурных описаний)?

7.4 Может ли настраиваемый параметр (generic) динамически меняться во время моделирования VHDL-кода?

7.5 Какие операторы (последовательные либо параллельные) могут находиться в теле оператора generate?

Практическая работа № 11 «Описание и моделирование триггеров и конечных автоматов»

1 Цель работы:

1.1 Изучить принципы моделирования и работы триггеров и конечных автоматов в программе VHDL.

2 Литература:

2.1 А. К. Поляков. Языки VHDL VERILOG в проектировании цифровой аппаратуры М.: СОЛОН-Пресс, 2003.

3 Используемое оборудование:

3.1 ПЭВМ.

4 Задание:

4.1 С использованием девятизначного алфавита STD_LOGIC составить VHDL-модель и провести моделирование триггера по логической схеме триггера (рисунок 1).

Рисунок 1 – Двухступенчатый D-триггер со сбросом

4.2 С использованием девятизначного алфавита STD_LOGIC составить VHDL-модель и провести моделирование триггера по таблице функционирования триггера (таблица 1)

Таблица 1

R	D	C	Q
1	-	[--]	0
0	-	[01]	(D)
0	-	[1-]	N
0	-	[00]	N

4.3 С использованием перечислимых типов составить VHDL-модель конечного автомата и провести моделирование с помощью моделирующей программы (таблица 2)

Таблица 2

Входные сигналы	Состояния
	a1	a2	a3	a4
z1	a2/w1	a2/w1	a1/w2	a1/w4
z2	a4/w5	a3/w3	a4/w4	a3/w5
z3	a3/w2	a3/w3	a1/w4	a3/w5

4.4 С использованием перечислимых типов составить VHDL-модель конечного автомата и провести моделирование с помощью скрипта (предполагается использование системы моделирования ModelSim).

5 Порядок выполнения работы:

5.1 Составить структурное (с использованием оператора port map) описание триггера. Использовать задержки логических элементов 2 ns – 5 ns.

5.2 Составить алгоритмическое описание. Использовать оператор process и соответствующие задержки сигналов.

5.3 Составить тестирующую программу.

5.4 Провести моделирование обоих описаний в одной тестирующей программе.

5.5 Сравнить результаты моделирования.

5.6 Составить описание конечного автомата.

5.7 Составить тестирующую программу для моделирования конечного автомата и провести моделирование.

5.8 Составить скрипт и провести моделирование автомата с помощью скрипта (без тестирующей программы).