Применение счетчиков

1) Счетчик событий.

События должны быть представлены импульсами с соответствующими логическими уровнями. Максимальное число событий должно быть не более Ксч -1, иначе произойдет переполнение счетчика.

 

2) Делитель частоты импульсов.

Любой счетчик с модулем К_СЧ может быть использован как делитель частоты входных сигналов с коэффициентом деления К_СЧ .

Если частота и период импульсов на входе счетчика Fвх и Tвх, то частота импульсов на выходе старшего триггера Fвых = Fвх / Kсч , а их период Tвых = Kсч . Tвх.

 

3) Счетчик команд (СК) в процессоре ЭВМ.

В качестве СК используется двоичный счетчик, разрядность которого равна разрядности шины адреса (ША), т.к. выходы его триггеров это линии адреса соответствующего разряда. СК должен иметь возможность не только последовательного счета, но и любого изменения текущего состояния для реализации условных и безусловных переходов в исполняемой программе.

 

4) Распределители импульсов (РИ).

РИ – устройство, распределяющее поток импульсов последовательно, импульс за импульсом, по нескольким выходам. Одно из главных применений РИ – системы обегающего контроля, где РИ управляют поочередным подключением однотипных датчиков ко входу измерителя .

РИ могут строиться по различным схемам. Чаще всего это двоичный счетчик с дешифратором (ДШ). Счетчик последовательно перебирает двоичные коды, ДШ в соответствии с ними последовательно возбуждает свои выходы. При этом нужно помнить, что ДШ будет расшифровывать не только верные, установившиеся состояния счетчика, но и неустановившиеся, ложные. В результате на выходах такого РИ кроме нормальных сигналов будут появляться короткие всплески напряжения (у ДШ с прямыми выходами) или короткие провалы до нуля (у ДШ с инверсными выходами). Эти сигналы отсутствуют при использовании синхронных счетчиков или их можно устранить, стробируя ДШ по входам разрешения и запрещая его работу на время существования ложного состояния счетчика.

Роль распределителя импульсов может выполнять и сдвиговый регистр с единственной двигающейся единицей.

 

Регистры памяти и сдвиговые регистры

Раздел: Цифровая схемотехника

Теоретическое введение:

Регистром называется устройство, осуществляющее прием, хранение преобразование и выдачу чисел в двоичном коде. Информация в регистре хранится в виде числа. Он включает в себя отдельные триггеры, количество которых соответствует числу разрядов двоичного кода и логические элементы.

Регистры выполняют ряд микроопераций над словами:

1. Прием слова в регистр в прямом и обратном коде, данные хранятся в регистре пока не появится команда на их смену.

2. Выдача слова из регистра в прямом и обратном коде.

3. Выполнение поразрядных логических операций над несколькими словами.

4. Сдвиг кода вправо или влево на требуемое число разрядов, преобразование параллельного кода в последовательный и наоборот.

По способу записи и считывания кода числа в регистре следует различать параллельные и последовательные регистры:

Параллельный регистр. В параллельных регистрах операции записи и считывания информации осуществляются во всех разрядах одновременно. Схема трехразрядного регистра на D-триггерах, построенного в пакете Electronics Workbench, приведена на рисунке 3.3.2.1. Информация поступает в виде параллельного кода, т.е. все разряда одновременно по n (n=3) проводам. Таким образом информация в параллельном регистре хранится в параллельном коде, поэтому параллельный регистр называют регистром памяти. Информация, считываемая с выходов триггеров, проиллюстрирована на временной диаграмме (см. рисунок 3.3.2.2).

Рисунок 3.3.2.1 - Схема параллельного регистра

Рисунок 3.3.2.2 - Диаграмма работы параллельного регистра

Последовательный регистр. В последовательных регистрах запись кода числа начинается с первого разряда путем последовательного продвижения информации с помощью тактовых импульсов. Схема трехразрядного последовательного регистра, выполненного на D-триггерах, приведена на рис3. Временная диаграмма, иллюстрирующая работу регистра показана на рис4. Записываемое число поступает по одному входу в виде последовательного кода, т.е. значение разрядов передаются последовательно тому как мы прочитываем много разрядное число, например: “тысяча триста сорок два” - 1342. В общем виде: n-разрядный регистр запоминает n-разрядное число за n-тактовых импульсов. Поступивший на вход последовательный код преобразуется в регистре в параллельный код: число может быть считано с выходов триггеров. С поступлением каждого тактового импульса записанная информация сдвигается в регистре (движение от входа к выходу), поэтому последовательный регистр называют регистром сдвига.

Рисунок 3.3.2.3 - Схема последовательного регистра

 

Рисунок 3.3.2.4 - Диаграмма работы последовательного регистра

Сдвиг информации на один разряд равнозначен умножению кода на 2. Например, записано число 101 (в десятичном коде 5), сдвигаем его на один разряд влево и получаем 1010 (десятичном коде 10). Информация, записанная в последовательном регистре, может быть считана с выхода его старшего разряда в виде последовательного кода: если после записи в регистр числа вновь подать тактовые импульсы, число поразрядно будет прочитываться на выходе старшего разряда и оттуда может быть передано к другим считывающим цепям.

Для хранения и обработки информации в микро-Эвм широко используются сдвиговые регистры. Сдвиговые регистры обычно реализуются на СИС-устройствах, выполненных с применением RS-, JK- или D – триггеров, и различия между ними связаны главным образом с методом обработки входных и выходных данных.

ТРИГГЕРЫ

Триггер представляет собой устройство с двумя устойчивыми состояниями (рис. 2.1), одно из которых называют единичным (Q=1,  =0), а другое - нулевым (Q=0,  =1). Классификация триггеров может быть произведена по принципам логического функционирования и способу восприятия управляющей информации с информационных входов.

П о способу восприятия информации различают асинхронные и синхронные триггеры. В асинхронных триггерах воздействие входных информационных (управляющих) сигналов осуществляется непрерывно во времени, а переключение триггера из одного состояния в другое вызывается изменением этих сигналов. В синхронных триггерах воздействие входных сигналов происходит лишь в определенные отрезки времени синхросигнала (в дальнейшем этот вход обозначается буквой C).

По способу синхронизации или по виду активных частей синхросигнала, во время которых происходит воздействие входных информационных сигналов и изменение его состояния, различают:

• триггеры, управляемые (тактируемые) импульсом синхронизации. В свою очередь они подразделяется на одноступенчатые и двухступенчатые типа MS;

• триггеры, управляемые фронтами (положительными или отрицательными), или триггеры с динамическим управлением записью информации, когда восприятие входных сигналов и переключение в новое состояние происходит во время фронта (среза) синхросигнала.

По виду логического функционирования различают триггеры типов RS, D, T, JK и др.

Асинхронные триггеры. Триггер типа RS

Все асинхронные триггеры можно отнести к разряду примитивных триггерных устройств, так как они являются прозрачными для входных информационных сигналов в любой момент времени и, следовательно, в максимальной степени подвержены действию помех. Положение усугубляется тем фактом, что выходы асинхронных триггеров одновременно является его входами, что ухудшает их помехозащищенность. Кроме того, существуют огрехи и в логическом функционировании. Так, например, D- триггер не имеет режима хранения, а в Т- и JK- триггерах практически невозможно реализовать счетный режим. Из всех типов асинхронных триггеров на практике нашел применение RS- триггер. Причем не столько в качестве автономной триггерной схемы, а как обязательная составная часть всех синхронных триггеров. Схема RS- триггера на элементах ИЛИ-НЕ и его функциональное описание приведены на рис. 2.3. Своё название триггер получил (впрочем, как и все остальные триггеры) в соответствии с обозначением своих входов: S (Set - установка) - вход установки триггера в единичное состояние Q=1, R (Reset - сброс, гашение) - вход установки в состояние Q=0.

Данная схема триггера получила название RS- триггера с прямыми выходами (или триггер с прямым управлением), т.к. сигналы управления R и S имеют активный высокий уровень. Для описания режимов работы триггера в зависимости от различных комбинаций управляющих сигналов на его входах служит таблица состояний триггера (рис. 2.3, в), которая называется еще полной таблицей переходов. На рис. 2.3, г приведена временная диаграмма переходов при переключении триггера из состояния 0 в 1 и наоборот. Из диаграммы видно, что оба элемента триггера переключаются не одновременно, а последовательно, друг за другом. При этом, после окончания переходного процесса, триггер способен сохранять свое новое состояние сколь угодно долго. Это очень важное свойство триггера, отличающее его от рассмотренных ранее комбинационных схем, не имеющих обратных связей. По диаграмме можно определить время задержки распространения сигнала при переключении триггера t_{зд. р}, по прошествии которого на обоих выходах устанавливаются правильные уровни: t_зд.р=2 , где  - время задержки переключения одного элемента ИЛИ-НЕ. При описании работы триггерных схем (здесь и далее) принято дополнять обозначения входных сигналов и состояний триггера Q указанием времени t, при этом значение времени t+1 относится к новому состоянию триггера после его переключения. Таким образом, временные отметки t и t+1 как бы соответствуют отсчётам дискретного времени с интервалом, определенным переходом триггера в другое состояние.

Вновь обратимся к таблице состояний RS- триггера (рис. 2.3, в). Если одновременно подать активные сигналы на оба входа (комбинация R^t=S^t=1),то на обоих выходах схемы появятся логические нули (Q^t+1= =0). При этом, если эта комбинация сменится нейтральной R^t+1=S^t+1=0, состояние триггера с равной вероятностью может стать как единичным, так и нулевым. Поэтому комбинацию R^t=S^t=1 считают запрещенной и в обычных условиях не используют (она допускается лишь в случае, когда обеспечено не одновременное, а поочередное снятие R- и S- сигналов).

Rt	St	Qt	Qt+1	Режим
0	0	0/1	0/1	Хранение
0	1	0/1	1	Уст. 1
1	0	0/1	0	Уст. 0
1	1	0/1	0*	Запрещ. режим

а) б) в)

г)

Qt Qt+1		Rt	St
0	0	*	0
0	1	0	1
1	0	1	0
1	1	0	*

д) е)

Рис. 2.3 RS- триггер и его функциональное описание: а- схема; б- обозначение на функциональных схемах; в- таблица состояний; г- временная диаграмма работы; д- характеристическое уравнение триггера; е- таблица управления переходами RS- триггера

Функционирование RS- триггера можно описать не только с помощью таблицы состояний, но и с помощью характеристического уравнения (рис. 2.3, е). Однако в практике синтеза цифровых автоматов важным является таблица управления переходами RS-триггера (рис. 2.3, д), которую получают из таблицы состояний. RS- триггер можно построить и на элементах И-НЕ (рис. 2.4, а). Этот триггер является двойственным по отношению к триггеру на рис. 2.3, а. В данном триггере сигналы управления   и   имеют активный низкий уровень, что и отражено в их обозначении на схеме (155 TP2 или SN 74279).

		Qt+1	режим
0	0	1*	запрещ. режим
0	1	0	уст. 1
1	0	1	уст. 0
1	1	Qt	хранение

а) б) в)

QtQt+1		Rt		St
0	0		*		1
0	1		1		0
1	0		0		1
1	1		1		*

г)

Рис. 2.4  - триггер и его функциональное описание: а- схема; б- функциональное обозначение; в- сокращенная таблица состояний; г- таблица управления переходами. Эту схему триггера часто называют RS- триггером с инверсными входами или просто  - триггером.