9.2. Формування шин мікропроцесорної системи

Для формування шин мікроЕОМ з МП (КР580ВМ80). Застосуємо шинні формувачі (КР580ВА86) та системний контролер (КР580ВК28) (рис.10).

Підключення 16-розрядного каналу адреси МП до ША мікроЕОМ здійснюється через шинні формувачі КР580ВА86(87), які представляють собою двонаправлені 8-розрядні прийомопередатчики з великою навантажувальною здатністю (забезпечують струм навантаження до 32мА)(Рис.11). Мікросхема КР580ВА87 відрізняється від КР580ВА86 тим , що двонаправлена передача виконується з інверсією. Мікросхема КР580ВА86(87) має двонаправлений канал А, який підключається до МП, та двонаправлений канал В, що підключається до магістральної шини.

Передача інформації можлива при надходженні сигналу CS=0 в напрямку (Т=1), та (Т=0). При CS=1 всі виходи каналів А та В відключаються та переходять в високоомний стан.

Системний контролер та шинний формувач КР580КВ28 складається з двонаправленої буферної схеми даних, регістра стану та дешифратору сигналів управління. Восьми розрядна буферна схема даних приймає інформацію з каналу даних мікропроцесора по виводах D0…D7 та передає в регістр стану інформацію стану; в циклі запису по сигналу WR, що надходить від МП, по виводах DB0…DB7 видає дані системний канал даних;в циклі читання по сигналу МП DBIN приймає дані з системного каналу по виводах DB0…DB7 та передає по виводах D0…D7 на канал даних МП.

Дешифратор сигналів управління формує один з сигналів управління в кожному машинному циклі: при читанні інформації з запам’ятовуючого пристрою (наприклад ОЗП чи ПЗП)- сигнал MEMR, при записуванні в ЗП-MEMW, при читані з ППВ- сигнал I/OR, при записуванні в ППВ- сигнал I/OW, при підтвердженні запиту на переривання – сигнал INTA. Передача інформації по двонаправленій шині можлива при управлінні системної шиною BUSEN=0, а напрямок передачі визначається сигналом DBIN та WR. При DBIN=1 та WR=1 передача , а при DBIN=0 та WR=0 . При BUSEN=1 виводи DB системного контролеру, переходять в високоімпедансний стан.

9.3. Проектування селектору адреси

Мікросхеми пам’яті , як правило, виготовляються в вигляді постійних запам’ятовуючих пристроїв (ПЗП, або ROM), з яких можна тільки зчитувати інформацію, та запам’ятовуючих пристроїв з довільним вибиранням (ОЗП або RAM), які дозволяють виконувати операції зчитування та записування інформації. Розводку контактів типової мікросхеми показано на рис.13. Десять ліній адреси забезпечують адресацію комірок пам’яті, а 8 ліній даних показують , що в кожній комірці пам’яті зберігається 8 бітів. Відповідно організацію пам’яті для цієї мікросхеми можна записати як 1024*8.

Байт зчитується з мікросхеми, коли сигнал CS має двійкове значення «0».

Розводка контактів мікросхем ОЗП аналогічна ПЗП, але в них застосовується додатково сигнал R/WR зчитування/запису в шині управління МП, який керує напрямом передачі байту.

Повну схему пам’яті мікроЕОМ показано на рис14. Мікросхеми ПЗП та ОЗП під’єднують до шини даних та до необхідної кількості молодших ліній адреси. Сигнали вибірки кристала формуються дешифратором адреси 2:4, що забезпечує в системі одночасний вибір тільки однієї мікросхеми.

Істинності дешифратору 2:4 приведено в табл. 3. В довільний момент часу тільки на одному з його чотирьох виводів діє сигнал логічного «0», а на вході сигнал G (дозвіл)повинен при цьому дорівнювати «0», інакше ні на одному з виходів не буде сигналу «0».