Мікросхеми програмованої макрологіки

Одним з напрямків побудови ПМЛ є ПЛІС, що мають лише одну програмовану матрицю І чи І-НІ (АБО-HI), але за рахунок великої кількості інверсних зворотних зв’язків на їх основі можливо будувати складні логічні функції. До цього класу належать мікросхеми PLHS501, PLHS502 фірми SIGNETICS, які побудовані на основі матриці І-НІ, а також мікросхеми XL78C800 фірми EXEL, побудовані на основі матриці АБО-НІ.

Оскільки ПЛІС за рівнем інтеграції характеризуються кількістю елементів 2І-НІ, то наведені вище мікросхеми характеризуються як ПЛІС низького рівня інтеграції із середньою кількістю ЛЕ до 1500...2000.

У цілому вони морально застарілі не тільки з погляду їх технологій виготовлення, а й із погляду програмування.

Бмк (базові матричні кристали)

Ще одним напрямком розвитку ПЛІС є базові матричні кристали (БМК), призначені для реалізації нестандартних пристроїв ЕОМ без використання інтегральних схем низького і середнього рівня інтеграції, зорієнтовані на великі інтегральні схеми (ВІС) (в англомовній літературі для позначення ВІС такого призначення використовується термін GA (Gate Array - вентильна матриця). Причини, що спонукали до створення ВІС такого призначення, полягають ось у чому. Витрати на розробку ВІС, а також надвеликих ІС (НВІС) (у російській термінології - БИС і СБИС), великі і визначаються сотнями мільйонів доларів, тому розробляти спеціалізовані ВІС нераціонально. Розв’язання проблеми знайшли в тому, що були розроблені НВІС, функціонування яких налаштовувалось під конкретні задачі лише на завершальних стадіях їх виготовлення. Усе це в цілому дозволило значно знизити їх вартість, час на проектування та виготовлення і дало можливість використовувати ВІС та НВІС для побудови унікальних або спеціалізованих пристроїв.

Фірми-виробники країн СНД виготовляють БМК з кількістю еквівалентних ДЕ до 50 тисяч, із затримкою кожного з них 20 не.

Сучасні пліс

Розглянуті мікросхеми ПЛІС послужили основою для розвитку двох сучасних напрямків розвитку ВІС і НВІС з програмованими та репрограмованими структурами. Перший продовжує напрямок розвитку програмованої матричної логіки у серіях CPLD (Complex Programmable Logic Devices), а другий напрямок розвиває БМК в серіях FPGA (Field Programmable Gate Array). Альтернативою обох напрямків стала змішана архітектура НВІС з назвою FLEX (Flexible Logic Element matriX). Зростання рівня інтеграції дало можливість розміщувати на одному кристалі схеми, складність яких відповідає цілим електронним системам.

Сучасний рівень інтеграції НВІС настільки високий, що на кристалі розміщуються мільйони логічних елементів. Реальне та функціональне знання схемотехніки НВІС для розробників цифрової апаратури, особливо фахівців невисокої кваліфікації, не має суттєвого значення. Тому розглянемо лише ті особливості, які можуть дати корисну інформацію.

Програмованість НВІС забезпечується наявністю в ній великої кількості двополюсників (ключів), які за допомогою програмних засобів можуть переводитись користувачем у стан високої або низької (нульової) провідності. Тим самим задається необхідна конфігурація схеми, що формується на кристалі. Кількість програмованих ключів для сучасних ПЛІС сягає декількох мільйонів.У сучасних ПЛІС використовуються такі типи програмованих ключів:

перемички типу antifuse (тонкі діелектричні пробивані перемички );

ЛІЗМОН-транзистори (плаваючий затвор) з подвійним затвором;

ключові польові транзистори, керовані тригерами пам’яті конфігурації.

Програмування з перемичками типу antifuse є одноразовим. Перемички мають малі розміри і у початковому стані пропускають дуже малі струми (= 10~^І5А). Програмуючий імпульс напруги пробиває перемичку і створює провідний канал. Опір каналу досить точно залежить від величини пробивного струму, що дає можливість створювати перемички із заданою величиною oпору. Параметри обох станів перемички можуть зберігатись близько 40 років.

Елементи EEPROM (FLASH) на ЛІЗМОН були розглянуті раніше.

Приклад схеми ключа, керованого тригером пам’яті конфігурації, наведено на рис. 5.

Ключ VT2 забезпечує комутацію ділянки ab залежно від стану тригера. Тригер своєю чергою встановлюється високим потенціалом на лінії вибірки і в ідповідним сигналом (1 або 0) на лінії чи- тання-запису.

Рисунок 5. – Ключ керований тригером

Застосування такого ключа відкриває широкі можливості використання ПЛІС, оскільки час їх запису визначається десятками-сотнями мілісекунд, а витрати часу на стирання взагалі не потрібні. ВІС, в яких схема створюється з використанням логічних елементів і програмованих ключів, називаються ВІС (НВІС) програмованої логіки.

Дещо іншу архітектуру мають програмовані користувачем вентильні матриці (FPGA). Вони побудовані на основі спеціалізованих блоків ідентичної конфігурації, в ролі яких використовуються:

• прості логічні елементи;

• логічні модулі на основі мультиплексів;

• логічні модулі на основі ПЗП;

• спеціалізовані блоки типу блоку вводу-виводу і т. д.

Блоки мають можливість об’єднуватись між собою, створюючи необхідну конфігурацію схеми.

Існує досить велика кількість архітектур FPGA, які мало чим можуть бути корисні для схемотехніків цифрових пристроїв. Складні програмовані логічні схеми (CPLD і FLEX) архітектурно містять у собі центральну комутаційну матрицю та велику кількість функціональних блоків (макроелементів), периферійних блоків. їх архітектура та схемотехніка досить складна і не має суттєвого значення для розробників цифрової апаратури. Класичними представниками CPLD є мікросхеми МАХ7000 фірми ALTERA. На ринку НВІС представлена велика кількість CPLD і НВІС ПЛМ фірм ALTERA (сім’я MAX, FLEX, APEX), ATMEL (сім’я ATF1500), VANTIS (сім’я МАСН), XILINX (сім’я ХС9500) та ін. У рамках кожної сім’ї є ряд НВІС різних за складністю, вартістю та іншими показниками. У виборі необхідних мікросхем допомагають програмні засоби, призначені для їх програмування.

Наступним рівнем розвитку ПЛІС стали НВІС, які визначаються як "система на кристалі” (в англомовній літературі SoC - System on Crystal). Поява таких НВІС обумовлена зростанням рівня інтеграції та швидкодії, внаслідок чого з’явилась можливість створювати на кристалі спеціалізовані обчислювальні модулі та цілі процесори, оперативну та постійну пам’ять, периферійні пристрої, а також спеціалізовані пристрої тестування. Зрозуміло, такі ПЛІС мають велику кількість спеціалізованих блоків, але водночас на базі таких ПЛІС виникає можливість будувати спеціалізовані цифрові системи досить високої потужності. До таких ПЛІС належить ряд НВІС типу АРЕХ20К/КЕ фірми ALTERA, а також сім’я НВІС типу VIRTEX фірми XILINX.

Суттєвою відмінністю ПЛІС останнього покоління є суттєве наближення їх до користувача з погляду програмування та тестування. Для цього ПЛІС забезпечуються сукупністю засобів та операцій, які дозволяють забезпечити тестування НВІС без фізичного доступу до кожного з її виводів. Комплекс вмонтованих апаратних і програмних засобів, призначених для розв’язання задач тестового контролю, називається інтерфейсом JTAG (Joint Test Action Group - група, що розробила стандарт тестування). Тестування за JTA G-стандартом має назву ‘‘периферійного сканування” (Boundary Scan Testing (BST)). Периферійне сканування дозволяє перевірити роботу мікросхем, монтажні з’єднання мікросхем між собою на друкованій платі, зчитувати сигнали на виводах мікросхеми під час її роботи або керувати цими сигналами.

Важливою властивістю ПЛІС останнього покоління є можливість забезпечення реконфігурації (програмування) у системі, що надає можливість виконувати зміни в логіці її роботи. Властивість прбграмованості безпосередньо у системі позначається скороченням ISP (In-System Programmable). Необхідність у використанні цієї властивості виникає у випадку потреби в оновленні системи або під час виявлення помилок у роботі.