Основні параметри пліс

Під час вибору фірми-виробника, сім’ї і типу ПЛІС розробник цифрових систем повинен користуватися такими критеріями:

• логічна ємність, достатня для реалізації проекту, з можливістю майбутнього оновлення;

• швидкодія ПЛІС;

• схемотехнічні та конструктивні параметри;

• наявність або вартість засобів розробки, що охоплює апаратні та програмні засоби;

• наявність технічної та методичної підтримки;

• вартість мікросхем та надійність каналів їх придбання.

Виходячи з цих критеріїв, для фахівців, які не мають достатнього досвіду роботи з ПЛІС, рекомендуємо розпочинати роботу з мікросхемами фірми ALTERA (www.altera.com). Ця фірма виготовляє широкий ряд ПЛІС CPLD сімей МАХ3000, МАХ7000, МАХ9000, а також ПЛІС FPGA сімей FLEX10K, FLEX6000, FLEX8000. Важливою перевагою є те, що фірма ALTERA забезпечує користувачів безкоштовною версією програмного забезпечення - базовий пакет MAX+pIus II BASELINE можна отримати на CD “ALTERA Digital Library” або на офіційному інтернет - сайті компанії.

ПЛІС фірми ALTERA виготовлені з можливістю програмування безпосередньо на платі. Для програмування та завантаження конфігурації пристрою опубліковані схеми кабелю для завантаження - ByteBlaster та ByteBlasterMV.

Для пояснення параметрів ПЛІС, з якими користувачу доводиться мати справу під час проектування цифрових пристроїв, розглянемо особливості функціональної схеми широко використовуваних ІС ряду МАХ3000 (рис. 6).

Основними елементами функціональної схеми є:

L логічні блоки (ЛБ) (Logic Array Blocks (LAB));

макроелементи ME (Macrocells);

логічні розширювачі (Expanders): паралельний (Parallel) та розподілюваний (Shareble);

програмована матриця з’єднань (ПМЗ) (Programmable Interconnected Array (РІА))\

елементи вводу-виводу (EBB) {I/O Control Block).

Рисунок 6. – ПЛІС типу МАХ 3000

Велика складність матриці обумовлює виділення групи електричних кіл, які охоплюють усі схеми. Такі електричні кола називаються глобальними. За глобальними колами закріплюється частина виводів {Dedicated Inputs). Це глобальні кола синхронізації, обнулення, установлення у Z-стан кожного макроелементу. Разом з цим ці виводи можуть бути використані як входи або виходи користувача для “швидких “ сигналів, що обробляються ПЛІС.

Як видно з рис. 6, в основу архітектури ПЛІС сім’ї, яку розглядаємо, покладені логічні блоки, які містять у собі по 16 макроелементів кожний. Логічні блоки з’єднуються за допомогою програмованої матриці з’єднань. Кожен логічний блок має 36 входів з ПМЗ.

На рис. 7 наведено структурну схему макроелемента ПЛІС сім’ї МАХ3000. Вона складається з трьох головних вузлів:

локальної програмованої матриці (ЛПМ) {LAB Local Array)', матриці розподілення термів (MPT) {Product-Term Select Matrix)',

4 Програмованого регістра (пр) (Programmable Register).

рис. 7 Структурна схема макроелементу ПЛІС МАХ3000

Комбінаційні функції реалізуються на локальній програмованій матриці і матриці розподілення термів, що дозволяє об’єднувати логічні добутки елементами АБО (OR) або елементами ВИКЛ. АБО (XOR). Крім цього, матриця розподілення термів дозволяє забезпечити комутацію кола керування тригером макроелемента.

У ПЛІС сім’ї МАХ3000 використані 2 глобальні тактові сигнали, що дозволяє проектувати схеми із двофазною синхронізацією.

З погляду ємності ПЛІС вони характеризуються такими параметрами:

• логічною ємністю, тобто кількістю еквівалентних логічних елементів типу 2І-НІ;

• кількістю макроелементів;

• кількістю логічних блоків;

• кількістю програмованих користувачем виводів.

У табл. 1 наведено довідкові дані ПЛІС фірми ALTERA різних сімей [ЗО].

Таблиця 1

Для реалізації логічних функцій з великою кількістю змінних використовуються логічні розширювачі (див. рис. 9.10 - 9.11).

Розподілюваний логічний розширювач (рис. 9.10) дозволяє реалізовувати логічні функції з великою кількістю входів, забезпечуючи можливості об’єднувати ME, що входять до складу одно-