- •Анотація
- •Завдання
- •Середовище розробки Qsys
- •Архітектура Qsys систем
- •Функції середовища Qsys
- •Інтерфейс Avalon-mm
- •Високорівневий опис
- •Функції інтерфейсу
- •Високорівневий опис
- •Поєднання інтерфейсів Avalon-st та Avalon-mm
- •Компоненти середовища Qsys
- •Інтерфейс Avalon-st
- •Апаратна структура компонентів
- •Визначені користувачем компоненти
- •Організація файлів компонентів
- •Розробка алгоритму
- •Аналіз завдання
- •Граф-схема алгоритму
- •Розробка елементів системи
- •Результати роботи
- •Висновок
- •Список використаних джерел
- •Додатки
Апаратна структура компонентів
Існують два типи компонентів:
Компоненти, що зв'язуються з логікою в system module;
Компоненти, що зв'язуються з логікою поза system module.
Компоненти, які мають логіку в системному модулі
Для компонентів, які включають логіку в system module, компонент забезпечує повний опис його апаратних засобів. У перебігу генерації системи, Qsys включає логіку компонента в system module і автоматично пов'язує компонент з іншою частиною системи. Усередині system module, компонент з'єднується з system interconnect fabric. Компонент може також мати специфічні для програми сигнали інтерфейсу, які Qsys не з'єднує автоматично. Qsys експортує специфічні для програми сигнали в system module верхнього рівня, так, щоб можна було вручну з'єднати їх з логікою поза system module.
Взагалі, компоненти з'єднуються з system interconnect fabric, використовуючи або Avalon-MM або Avalon-ST інтерфейси. Один компонент може забезпечити більше ніж один порт Авалона. Наприклад, компонент міг би містити порт джерела Avalon-ST для високошвидкісних даних, на додаток до підлеглого порту Avalon-MM, призначеному для управління статусом апаратних засобів і потоком даних.
Компоненти, що зв'язуються з логікою поза системним модулем
Для компонентів, які з'єднуються з логікою поза system module, складові файли описують тільки інтерфейс до зовнішньої логіки. Протягом генерації системи, Qsys не вставляє ніякої логіки для такого компонента. Замість цього Qsys експортує інтерфейс компонента в system module верхнього рівня. Необхідно вручну зв'язати інтерфейс з зовнішньою логікою, типу модуля HDL або пристрою поза кристалом.
Визначені користувачем компоненти
Визначені користувачем компоненти - розроблені користувачем проекти HDL, які Qsys може розпізнати як компоненти.
Component Description File (_hw.tcl)
Як мінімум, визначений користувачем компонент включає наступні файли:
Verilog або файл VHDL, який визначає модуль верхнього рівня користувальницького компонента;
Файл опису компонента, який є файлом tcl з ім'ям <ім'я файлу HDL> _hw.tcl.
_hw.tcl файл визначає все, що SOPC Builder повинен знати про ім'я та місцезнаходження складових файлів проекту. _hw.tcl файл визначає наступні аспекти компонента:
ідентифікатор компонента, включаючи наступні властивості, які ідентифікують компонент:
Name - користувальницьке ім'я компонента;
Class - Унікальний ідентифікатор, використовується Qsys, щоб розрізняти компоненти. Коли створюєте компонент, залиште ім'я класу по-замовчуванню;
Version - Версія компонента;
Group - Визначає, в якій категорії компонент з'являється в списку доступних компонентів в GUI Qsys.
Апаратні деталі, включають:
Розташування файлу HDL верхнього рівня - Де файл проекту HDL верхнього рівня розташований. Шлях може бути відносно _hw.tcl файлу або абсолютним
Місцезнаходження файлів HDL моделювання.
Ім'я модуля верхнього рівня - модуля компонента верхнього рівня, який повинен бути визначений у файлі проекту верхнього рівня.
Інтерфейс до компоненту - чорний ящик, який визначає ім'я, тип і напрямок кожного сигналу інтерфейсу.
Конфігуровані користувачем параметри - _hw.tcl файл оголошує конфігуровані користувачем параметри, визначені модулем верхнього рівня.
