Порядок выполнения работы
1) Изучите до начала выполнения лабораторной работы методики синтеза ДПКД.
2) Синтезируйте схему ДПКД с учетом установленного варианта задания по таблице 1.6.
Таблица 1.6 – Варианты заданий
№ варианта |
Коэффициент деления |
Базовая микросхема |
1 |
9 |
K555IE2 |
2 |
7 |
K555IE4 |
3 |
5 |
K555IE5 |
4 |
9 |
K555IE4 |
5 |
7 |
K555IE5 |
6 |
5 |
K555IE6 |
7 |
9 |
K555IE5 |
8 |
7 |
K555IE6 |
9 |
5 |
K555IE7 |
10 |
9 |
K555IE6 |
11 |
7 |
K555IE7 |
12 |
5 |
K555IE9 |
13 |
9 |
K555IE7 |
14 |
7 |
K555IE9 |
15 |
5 |
K555IE10 |
16 |
9 |
K555IE9 |
17 |
7 |
K555IE10 |
18 |
5 |
K555IE18 |
19 |
9 |
K555IE10 |
20 |
7 |
K555IE18 |
21 |
5 |
K555IE2 |
22 |
9 |
K555IE18 |
23 |
7 |
K555IE2 |
24 |
5 |
K555IE4 |
Примечание. Допускается дополнительно использовать любые типы логических микросхем |
||
На рисунке 1.20 приведена схема проверки делителя на 7, реализованного на базе стандартного счетчика K555IE4.
Рисунок 1.20 – Схема исследования делителя на 7
3) Исследуйте в подрежиме Run/Transient режимы работы синтезированного делителя.
На рисунке 1.21 в качестве примера приведены временные диаграммы работы делителя на 7.
Рисунок 1.21 – Временные диаграммы работы делителя на 7
4) Синтезируйте две схемы ДПКД на микросхемах средней степени интеграции с учетом требований, приведенных в таблице1.7.
Таблица 1.7 – Варианты заданий
Номер варианта |
Методы построения делителя |
Коэффициент деления |
Базовая микросхема |
1 |
1,4 |
9 |
K555TM2 |
2 |
2,4 |
8 |
K555TM2 |
3 |
3,4 |
7 |
K555TM2 |
4 |
1,4 |
6 |
K555TM2 |
5 |
2,4 |
9 |
K555TV1 |
6 |
3,4 |
8 |
K555TV1 |
7 |
1,4 |
7 |
K555TV1 |
Продолжение таблицы 1.7 |
|||
8 |
2,4 |
6 |
K555TV1 |
9 |
3,4 |
9 |
K555TV9 |
10 |
1,4 |
8 |
K555TV9 |
11 |
2,4 |
7 |
K555TV9 |
12 |
3,4 |
6 |
K555TV9 |
13 |
1,4 |
9 |
K555TV11 |
14 |
2,4 |
8 |
K555TV11 |
15 |
3,4 |
7 |
K555TV11 |
16 |
1,4 |
6 |
K555TV11 |
17 |
2,4 |
9 |
K555TV15 |
18 |
3,4 |
8 |
K555TV15 |
19 |
1,4 |
7 |
K555TV15 |
20 |
2,4 |
6 |
K555TV15 |
21 |
3,4 |
9 |
K555TV6 |
22 |
1,4 |
8 |
K555TV6 |
23 |
2,4 |
7 |
K555TV10 |
24 |
3,4 |
6 |
K555TV6 |
Примечание. Методам построения ДПКД условно присвоены следующие номера:
|
|||
В таблицах 1.8 – 1.9 приведены результаты разработки делителя на 6 на базе универсального триггера K555TV6 (в таблице 1.8 приведена расширенная таблица истинности работы делителя, в таблицах 1.9 – 1.12 даны карты Карно для нахождения сигналов на управляющих входах).
Таблица 1.8 – Таблица истинности работы делителя
Номер импульса |
Текущее состояние |
Следующее состояние |
Управляющие сигналы |
|||||||
Q3 |
Q2 |
Q1 |
Q3 |
Q2 |
Q1 |
J3 |
K3 |
J2 |
K2 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
X |
0 |
X |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
X |
1 |
X |
2 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
X |
X |
0 |
3 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
X |
X |
1 |
4 |
1 |
0 |
0 |
1 |
0 |
1 |
X |
0 |
0 |
X |
5 |
1 |
0 |
1 |
0 |
0 |
0 |
X |
1 |
0 |
X |
Таблица 1.9 – Карта Карно Таблица 1.10 – Карта Карно
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
|
|
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
0 |
0 |
1 |
0 |
|
|
0 |
X |
X |
X |
X |
1 |
X |
X |
X |
X |
|
|
0 |
0 |
1 |
X |
X |
J3= Q2Q1 K3= Q1
Таблица 1.11 – Карта Карно Таблица 1.12 – Карта Карно
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
|
|
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
0 |
1 |
X |
X |
|
|
0 |
X |
X |
1 |
0 |
1 |
0 |
0 |
X |
X |
|
|
1 |
X |
X |
X |
X |
J2= ~Q3Q1 K2= Q1
5) Создайте схему проверки синтезированного ДПКД.
Ниже, на рисунке 1.22 в качестве примера приведена схема проверки делителя на 6.
Рисунок 1.22 – Схема проверки делителя на 6
6) Проверьте в подрежиме Run/Transient правильность работы ДПКД.
На рисунке 1.23 приведены временные диаграммы работы делителя на 6.
Рисунок 1.23 – Временные диаграммы работы делителя на 6