1 Перед началом выполнения лабораторной работы:

1.1 Изучите описание этой работы;

1.2 Выполняется работа на одном стенде группой из двух и более человек одновременно;

1.3 Приступайте к выполнению работы только с разрешения преподавателя;

1.4 Убедитесь, что питание стенда отключено. Для этого проверьте положение выключателя «Сеть» на передней панели СПЭЛ-1. Выключатель должен быть в нижнем положении.

1.5 Особое внимание обратите на исправность изоляции соединительных проводов.

2 Во время выполнения работы:

2.1 Выполните сборку схемы на отключённом стенде;

2.2 Предъявите схему для проверки преподавателю;

2.3 При подачи питания на схему предупредите работающих в группе;

2.4 Все переключения в схеме производите только при обесточенном стенде; после пересоединения схему вновь предоставьте на проверку преподавателю;

2.5 Категорически запрещается касаться руками клемм, открытых токоведущих частей приборов в схеме, находящихся под напряжением;

2.6 При возникновении в схеме каких либо неисправностей или при обнаружении запаха тлеющей изоляции быстро отключите её от сети и оповестите преподавателя; самостоятельно устранять неисправности оборудования категорически запрещается.

2.7 В процессе работы следите за сигнализацией индикаторов режимов работы Н1 и Н2 (источник питания ИП2, на передней панели системы питания СПЭЛ-1). Н1 – зеленые индикаторы нормальной работы, Н2 – красные индикаторы перегрузки. Свечение зеленого индикатора Н1 означает наличие выходного напряжения и отсутствие перегрузки в соответствующем канале. Свечение красного индикатора Н2 означает срабатывание ограничителя тока в соответствующем канале. Отсутствие свечения обоих индикаторов означает отсутствие питания или короткое замыкание в соответствующем канале;

2.8 При свечении красного индикатора перегрузки Н2 или отсутствии свечения обоих индикаторов немедленно выключите стенд и сообщите преподавателю.

3 После выполнения лабораторной работы:

3.1 Обесточьте стенд, разберите схему;

3.2 Уберите соединительные провода, дополнительные приборы в указанное преподавателем место;

3.3 Сдайте рабочее место лаборанту.

Инструкция по выполнению лабораторной работы

3.4.1 Прочитать теоретическое положение

3.4.2 Исследовать работу мультиплексора на схеме простейшего коммутатора 3-1

3.4.2.1 Собрать схему электрическую принципиальную коммутатора 3-1

Рисунок 5.3 Схема электрическая принципиальная коммутатора 3-1

3.4.2.2 Подать комбинацию сигналов на информационные входы коммутатора D1-D3. Последовательно подключать каждый информационный вход коммутатора к выходу Y задавая комбинацию на адресных входах коммутатора A1-A3. При этом наблюдая за индикацией светодиода HL на выходе микросхемы заполнить таблицу 5.3.

Таблица 5.3

Состояние входов и выхода коммутатора 3-1

№ входа	Состояние информационных входов D1-D3	Состояние адресных входов A1-A3	Состояние выхода Y

3.4.2.3 Собрать схему электрическую принципиальную одноадресного мультиплексора на два входа

Рисунок 5.4 Схема электрическая принципиальная одноадресного мультиплексора на два входа

3.4.2.4 Подать комбинацию сигналов на информационные входы одноадресного мультиплексора D0, D1. Последовательно подключать каждый информационный вход коммутатора к выходу Y задавая комбинацию на адресном входе A. При этом наблюдая за индикацией светодиода HL на выходе микросхемы, заполнить таблицу 5.4.

Таблица 5.4

Состояние входов и выхода одноадресного мультиплексора

№ входа	Состояние информационных входов D0-D1	Состояние адресного входа A	Состояние выхода Y

3.4.3 Исследовать работу демультиплексора на схеме простейшего коммутатора 1-3 (рис.5.5).

3.4.3.1 Собрать схему электрическую принципиальную коммутатора 1-3

Рисунок 5.5 Схема электрическая принципиальная коммутатора 1-3

3.4.3.2 Подать сигнал на информационный вход D коммутатора 1-3. Последовательно подключать информационный вход коммутатора к выходам Y1,Y2,Y3 задавая комбинацию на адресных входах A1, A2, A3. При этом наблюдая за показаниями мультиметров pV₁, pV₂, pV₃. на выходах микросхемы заполнить таблицу 5.5.

Таблица 5.5

Состояние входов и выхода коммутатора 1-3

№ входа	Состояние информационного входа D	Состояние адресных входов A1-A3	Состояние выходов Y1-Y3

Содержание отчёта

1. Номер и тема лабораторной работы;

2. Учебная цель;

3. Условное графическое обозначение мультиплексора (рис.5.1);

4. Схемы электрические принципиальные (рис 5.3, 5.4, 5.5);

5. Таблицы 5.3, 5.4, 5.5;

6. Вывод по лабораторной работе;

Контрольные вопросы

1. Поясните работу схемы электрической принципиальной коммутатора 3-1(рис. 5.3)

2. Что такое мультиплексор и где он используется?

3. Поясните работу схемы электрической принципиальной одноадресного мультиплексора на два входа (рис.5.4)

4. Каким образом следует поступать, если разрядность имеющихся в вашем распоряжении мультиплексоров меньше требуемой?

5. Поясните работу схемы электрической принципиальной коммутатора 1-3(рис.5.5)

6. Назначение и область применения демультиплексора.

Методические указания

по выполнению

лабораторной работы № 6

«Исследование сумматора».

Учебная цель: На практике подтвердить принцип действия сумматора и полусумматора.

Образовательные результаты, заявленные во ФГОС:

Студент должен

уметь:

• использовать типовые средства вычислительной техники и программного обеспечения;

знать:

- виды информации и способы её представления в электронно-вычислительной технике;

Обеспеченность занятия (средства обучения)

- лабораторный комплекс ЛКЭЛ – 1 «Электроника»;

- модуль КЛ «Комбинаторная логика;

- модуль ИЛ «Импульсная логика»;

- наборы соединительных проводов и монтажных инструментов;

- универсальные измерительные приборы M830B;

Краткие теоретические положения

Сумматор – это комбинационное цифровое устройство, предназначенное для суммирования двоичных чисел. Также с помощью сумматора можно производить вычитание, умножение, деление, преобразование чисел в дополнительный код.

Как правило, сумматор состоит только из логических элементов, а результат операции направляется для записи в регистр.

Одноразрядный сумматор имеет три входа и два выхода (рис.6.1).

Рисунок 6.1 Условное графическое обозначение одноразрядного сумматора

Кроме двух входов для чисел он имеет третий вход, на который подаётся сигнал переноса из предыдущего разряда. Одноразрядный сумматор является основным элементом многоразрядных сумматоров. Он выполняет сложение одноразрядных двоичных чисел a_i и b_i и перенос P_i-1 из предыдущего разряда с образованием на выходе суммы S_i и переноса P_i в старший разряд.

Полусумматором называют комбинационное цифровое устройство с двумя входами (a,b) и двумя выходами, на одном из которых вырабатывается сигнал суммы (выход S), на другом – сигнал переноса (выход P) (рис.6.2).

Рисунок 6.2 Условное графическое изображение полусумматора.

В зависимости от способа ввода кодов слагаемых сумматоры делятся на два типа: последовательного и параллельного действия. В сумматоры первого типа коды чисел вводятся в последовательной форме, т.е. раз­ряд за разрядом (младшим разрядом вперед), в сумматоры второго типа каждое слагаемое подается в параллельной форме, т.е. одновременно всеми разрядами.

Сумматор последовательного действия (рисунок 6.3) состоит из одно­разрядного сумматора, выход p_i+1 которого соединен с входом p_i через D-триггер. Изображенные на рисунке сдвиговые регистры RG не входят непосредственно в схему сумматора, они служат для подачи на вход сумматора разрядов слагаемых (регистры I и 2) и приема выдаваемых сумматором разрядов суммы (регистр 3). Операция суммирования во всех разрядах слагаемых осуществляется с помощью одного и того же одноразрядного сумматора. Такое построение сумматора возможно за счет того, что слагаемые поступают в последовательной форме.

Рисунок 6.3 Сумматор последовательного действия

С первым тактовым импульсом на входы сумматора поступают из регистров 1 и 2 цифры первого разряда слагаемых a₁ и b₁ из D-триггера на вход p_i подается уровень лог. 0. Суммируя поданные на входы цифры, одноразрядный сумматор формирует первый разряд суммы S₁, выдавае­мый на вход регистра 3, и перенос р₂, принимаемый в D-триггер. Второй тактовый импульс осуществляет в регистрах сдвиг на один разряд впра­во; при этом на входы одноразрядного сумматора подаются цифры 144 второго разряда слагаемых a₂ b₂ и перенос р₂, получающаяся цифра второго разряда суммы вдвигается в регистр 3, перенос р₂, принимается в D-триггер и т.д.

Очевидное достоинство сумматора последовательного действия за­ключается в малом объеме оборудования, требуемого для его постро­ения, Однако связанная с этим необходимость в последовательной обработке разрядов приводит к низкому быстродействию.

Сумматор параллельного действия состоит из отдельных разрядов, каждый из которых содержит одноразрядный сумматор (рисунок 6.4).

Рисунок 6.4 Сумматор параллельного действия

При подаче слагаемых цифры их разрядов поступают на соответст­вующие одноразрядные сумматоры. Каждый из одноразрядных сумма­торов формирует на своих выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход одноразрядного сумматора следующего, более старшего разряда.

Дня обеспе­чения высокого быстродействия параллельные сумматоры должны строиться на элементах, также имеющих высокое быстродействие, Трудности в достижении высокого быстродействия сумматора, постро­енного по схеме на рисунке 6.4, связаны с тем, что процесс распространения переносов в нем носит последовательный характер. Импульс переноса в каждом разряде формируется после того, как будет сформирован и передан импульс переноса из предыдущего разряда. В наиболее небла­гоприятном случае возникший в младшем разряде перенос может пос­ледовательно вызывать переносы во всех остальных разрядах. При этом время передачи переносов =n₁, где ₁—задержка распространения переноса в одном разряде.

Уменьшение  достигается следующими приемами:

1. При построении схем одноразрядных сумматоров стремятся к уменьшению числа элементов в цени между входом, на который поступает импульс перекоса p_i и выходом, на котором формируется передаваемый в следующий разряд импульс переноса p_i+1.

2. В цепях от p_i к р_i+1, применяют элементы с повышенным быстро­действием.

3. Схемы сумматора следует строить таким образом, чтобы сигналы с выхода каждого логического элемента в цепи от p_i к р_i+1, поступали на возможно меньшее число других логических элементов, так как присо­единение каждого дополнительного элемента к той или иной точке цепи переносов, как правило, приводит к увеличению паразитной емкости и длительности фронтов сигналов и, следовательно, к увеличению задержки распространения сигнала и снижению быстродействия сумматора.

Рисунок 6.5 Сумматор с блоком ускоренного переноса

Применяют устройства формирования переносов и параллельной форме. В показанном на рисунке 6.5 сумматоре с помощью устройства, называемого блоком ускоренного переноса, производится формирование пере­носов из параллельной формы, т.е. одновременно для всех разрядов. Пере­носы из этого блока поступают во все разряды сумматора одновременно. При этом разрядные сумматоры не содержат цепей формирования перено­сов, они формируют только сумму s_i и величину y_i и x_i для получения которых переносы не требуются. Эти величины y_i и x_i необходимы для формирования переносов в блоке ускоренного переноса, они определяют следующие ситуации: y_i =1 означает, что в i-м разряде перенос р_i+1, в следующий (i + 1)-й разряд необходимо формировать независимо от поступления в данный разряд переноса из предыдущего разряда; х_i=1 означает, что в i-м разряде перенос р_i+1 должен формироваться только при условии поступления переноса р_i, из предыдущего разряда.

Инструкция по технике безопасности: