Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
СХТ_Метод_Указ_1.0.doc
Скачиваний:
134
Добавлен:
02.09.2019
Размер:
4 Мб
Скачать
☆

8.4. Задание на проведение исследований

  1. По заданию преподавателя произвести синтез логического устройства с использованием совершенной конъюнктивной нормальной формы, совершенной дизъюнктивной нормальной формы или метода карт Карно.

Рис. 8.4. Схема синтезированного устройства

  1. Собрать синтезированное устройство на лабораторном стенде и проверить правильность его работы, составив экспериментальную таблицу истинности. Логические уровни на входах устройства должны быть реализованы с помощью перемычек соединенных с общим проводом GND (лог. 0) и проводом питания +VCC = 5 В (лог.1). Выходной сигнал можно контролировать, подключив к выходам светодиоды через ограничительные резисторы номиналом 1 кОм.

Никогда не подавайте напряжение на входы микросхем до присоединения микросхемы к источнику питания. Для подачи питания соедините соответствующие выводы элемента (см. приложение) с общим проводом GND и проводом питания +VCC = 5 В.

8.5. Содержание отчета

Отчет должен содержать описание синтеза комбинационного узла или схемы с обоснование выбора метода синтеза, схему синтезированного устройства, выводы.

8.6. Вопросы для самопроверки

  1. За счет чего возможна реализация любой логической схемы с помощью универсальных элементов И-НЕ и ИЛИ-НЕ.

  2. Чем обуславливается выбор СКНФ или СДНФ для синтеза конкретного логического устройства?

  3. Сколько логических элементов нужно для реализации функции исключающее ИЛИ-НЕ?

  4. Оказывают ли колебания напряжения питания влияние на работу логических элементов?

  5. Каковы уровни напряжений соответствующие лог. 0 и лог. 1 для микросхем ТТЛ логики?

Лабораторная работа №9

Исследование jk-триггера и сдвигового регистра

На его основе

Цели работы – ознакомиться с практическим применением микросхем универсальных регистров и входящих в них jk-триггеров.

9.1. Исходные данные

  1. В лабораторной работе исследуется универсальный регистр 74HC195 (КР1564ИР12). Подробная информация по микросхеме приведена в приложении.

  2. Для питания схемы следует использовать стабилизированное напряжение Uп = +5 В.

  3. Контроль уровней логических сигналов на входах и выходах логических элементов может быть произведен с помощью цифрового мультиметра.

9.2. Основные теоретические сведения

Триггером называют устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачком переходить из одного устойчивого состояния в другое. Триггеры используют в качестве генераторов прямоугольных импульсов, дискриминаторов, а также в цифровой технике (ячейка памяти, элемент задержки, пересчетная ячейка).

Регистром называется функциональный узел, осуществляющий прием, хранение и передачу информации. Различают два типа регистров: регистры с последовательным приемом и передачей информации, так называемые сдвиговые регистры, и регистры с параллельным приемом и выдачей информации.

В сдвиговых регистрах для хранения одного разряда информации предназначен отдельный триггер. При записи многоразрядного числа используется цепочка триггеров, соединенных между собой таким образом, чтобы информация о каждом разряде последовательно переходила от одного триггера к другому. Для реализации сдвиговых регистров используют синхронизируемые фронтом или срезом D-триггеры.

В параллельных регистрах ввод и вывод информации осуществляется одновременно (параллельно) по всем разрядам.

Исследуемый в данной работе регистр 74HC195 (отечественный аналог – КР1564ИР12) является универсальным регистром, т.е. позволяет осуществлять параллельную или последовательную загрузку данных. Функциональная схема данного универсального регистра приведена на рис. 9.1.

Рис. 9.1. Функциональная схема универсального регистра

Параллельная загрузка данных в регистр осуществляется с входов D0…D3 при подаче уровня лог. 0 на вход PE в момент подачи синхроимпульса на вход CP. Последовательная загрузка данных может быть произведена с помощью JK-триггера (входы J и K) при подаче синхроимпульса на вход CP. Вход MR реализует сброс регистра, т.е. установку на всех его выходах (Q0…Q3) уровня лог. 0.