3.2. Современные методы компоновки и монтажа радиоэлектронных средств высокой степени интеграции

Конечным результатом внедрения основных положений комплексной микроминиатюризации является наибольшее приближение к идеальному конструктиву, под которым понимается такой конструктивно-технологический вариант РЭС, значения электрических и эксплуатационных параметров которого близки к предельно достижимым при минимальных массе и объеме.

При этом используются прогрессивные методы компоновки и монтажа, к которым могут быть отнесены: конструирование узлов из ИС широкого применения методом монтажа на поверхность на обычные печатные платы, но без металлизированных отверстий; конструирование узлов из БИС и СБИС в кристаллодержателях или на лентах-носителях на крупноформатных подложках; конструирование узлов из бескорпусных мини-микросборок на гибких печатных платах; конструирование мини-блоков из суперкомпонентов на общем несущем основании.

В перечисленных направлениях конструирования РЭС существенно изменены либо элементная база, либо принципы компоновки, либо и то и другое вместе. РЭС, выполненные на этой основе относятся к пятому поколению аппаратуры.

Применение монтажа на поверхность с двух сторон печатной платы с использованием микроконденсаторов, микрорезисторов, новых микрокорпусов ИС теоретически позволяет получить в таких конструктивах плотность упаковки на поверхности, близкую к плотности упаковки гибридных ИС. Кроме того, сборка малогабаритных ИС в пластмассовых корпусах нового типа проводится автоматизировано на печатных платах меньших размеров за счет уменьшения размеров самих корпусов и исключения металлизированных отверстий, что в конечном итоге снижает стоимость в 2-4 раза. Сочетание пассивных микрокомпонентов и снабженных миниатюрными выводами активных компонентов позволяет значительно уменьшить длину межсоединений и число слоев в печатных платах, а следовательно, паразитную емкость и индуктивность, то есть приблизить быстродействие функциональной ячейки к быстродействию самих ИС.

Основной проблемой при этом направлении конструирования является разработка малогабаритных корпусов с короткими выводами в плоскости печатной платы. Примерами таких пластмассовых дешевых корпусов могут служить корпуса типа SOT-23 (транзисторный размерами 2,9х1,3х1,1 мм фирмы Motorola) и SOIC (для ИС с числом выводов 16…64, длина корпуса 7,62 и 12,7 мм, высота 1,4 мм фирмы Texas Instruments).

Потребность в новых печатных платах с расстоянием между линиями не более 0,2 мм и диаметром межслойных соединений 0,51 мм делает невозможным применение обычных материалов (фольгированных гетинакса и стеклотекстолита) и требует новой технологии для изготовления печатных плат из слоистых стеклоэпоксидных заготовок. Толщина плат из стеклоэпоксида составляет 0,5 и 1,0 мм.

Метод конструирования на крупноформатных подложках основан на применении специальных несущих плат-оснований взамен обычных печатных плат с возможно большими размерами (до 400х500 мм). В качестве такого основания используется металлический (алюминиевый или стальной) лист с наклеенной на него многослойной трассировочной полиимидной пленкой, на которую устанавливаются БИС на ленте-носителе. Главное достоинство таких конструкций состоит в том, что они позволяют получить высокую плотность упаковки элементов на широкоформатных основаниях-носителях и уменьшить дезинтеграцию объема конструкции блока в 1,6 раза по сравнению с мелкоформатными ячейками при той же элементной базе. Основным недостатком конструктивов РЭС на крупноформатных подложках является большая задержка сигнала за счет значительной длины межсоединений в каждом слое, а с учетом многослойности – невысокое суммарное быстродействие таких ячеек.

При разработке крупноформатных подложек встречаются следующие трудности конструкторско-технологического характера:

- необходимость совместимости материалов держателей ИС и подложки по температурному коэффициенту расширения;

- необходимость согласования плотности межсоединений, в частности контактных площадок, с плотностью расположения площадок ввода-вывода на кристаллодержателях и лентах-носителях;

- требование надежного теплоотвода от кристаллодержателей и лент-носителей с большим числом активных компонентов.

В конструкциях крупноформатных подложек принят шаг сетки 0,65 мм вместо обычных 1,25 мм для обычных печатных плат, диаметр отверстий 0,3 мм вместо 0,8 мм, что позволило увеличить плотность межсоединений на 75%, а в дальнейшем достигнуть сверхвысокой плотности межсоединений еще и за счет устранения межслойных отверстий и замены их на сплошные стерженьки путем электрического осаждения меди. Минимальный диаметр межсоединений при этом равен 0,13 мм. Наличие таких стержневых межсоединений позволило обеспечить лучший теплотвод нежели при металлизированных отверстиях.

Сочетание бескорпусных линейных ИС с принципами переноса полупроводниковой технологии на пассивную часть гибридных ИС позволяет разработать аналоговые мини-микросборки, которые имеют существенно лучшие показатели по площади объему и массе. В подобных конструкциях мини-микросборок используются транзисторы, диодные матрицы, мини-конденсаторы и пленочные резисторы, изготовленные с высокой разрешающей способностью. Перенос пассивных элементов с тонкопленочной подложки на кристалл и их изготовление по технологии, близкой к полупроводниковой, уменьшает число самих кристаллов и операций изготовления, что на 20…30% снижает стоимость изделия.

Согласно правилам приближения конструкций аналоговых РЭС к их идеальным конструктивам при реализации аналоговых функциональных ячеек необходимо:

- применять мини-микросборки с линейными ИС повышенной интеграции;

- компоновать мини-микросборки по принципу непрерывной интегральной схемы;

- в качестве частотно-избирательных узлов применять приборы функциональной электроники;

- общую трассировочную плату выполнять на гибком печатном основании – полиимидной пленке, приклеенной непосредственно к дну корпуса-экрана;

- корпус-экран выполнять из тонкостенных (не более 0,5 мм) металлов для уменьшения доли несущих конструкций в общем балансе масс и объемов РЭС.

По мере развития электронной техники уровень интеграции и функциональная сложность БИС и СБИС стремительно растут, в результате чего эти компоненты начинают выполнять функции блоков и подсистем, определяющих функционирование всего устройства в целом. Эти компоненты более высокого иерархического уровня называются суперкомпонентами. В связи с этим процесс конструирования современных РЭС высокой степени интеграции уже не может рассматриваться как сочетание простых задач компоновки и монтажа компонентов, он должен рассматриваться как разработка самих суперкомпонентов, а в дальнейшем - как задача компоновки и монтажа РЭС.

Примером такой разработки конструктива на суперкомпонентах может служить суперинтегральный кристалл фирмы Toshiba, содержащий микропроцессор Z80, программируемые периферийный интерфейс и блок ввода-вывода, таймер и логические схемы для тестовой проверки ИС. В этой разработке ускорение процесса проектирования мини-блоков достигнуто применением стандартных КМОП- кристаллов, которые используются как компоненты большой гибридной интегральной схемы. Такой конструктив позволяет сократить сроки и стоимость разработки более чем в 2 раза.

Главной особенностью монтажа РЭС высокой степени интеграции является значительное увеличение разрешающей способности линий связи, а в ряде случаев в замене и переносе пленочного монтажа на полупроводниковые пластины, где расстояние между линиями близко к единицам и даже долям микрона. Другой особенностью монтажа РЭС высокой степени интеграции является применение принципа многоуровневой коммутации. Это связано с тем, что при все увеличивающейся сложности БИС и СБИС число выводов от них непрерывно растет, что в свою очередь приводит к резкому увеличению площади, занимаемой межсоединениями (от 20 до 85%), как в кристалле, так и на платах основаниях.

Организация системы межсоединений в БИС и СБИС является важнейшей проблемой их конструирования и изготовления. От правильного ее решения зависят повышение технических параметров ИС и улучшение экономических показателей их производства: экономия площади кристалла, повышение выхода годных и надежности. Чтобы избежать чрезмерной потери площади кристалла используются двух- и трехслойная система межсоединений с соответствующей организацией связи между слоями.

При организации системы межсоединений в БИС и СБИС в настоящее время наибольшее распространение нашли методы: избирательного монтажа, монтажа с использованием многоячеечных структур, микроматричный, а также метод, основанный на использовании элементной избыточности.

Метод избирательного монтажа основан на том, что из всей совокупности элементов на кристалле соединяются между собой лишь годные. В этом случае для проверки годности каждый элемент должен иметь как минимум одну контактную площадку, к которой подключается измерительная аппаратура. Так как контроль каждого элемента в отдельности затруднителен, то элементы объединяются в ячейки. Ячейки могут быть однородными, то есть состоять из одинаковых элементов, или представлять собой совокупность элементарных логических схем. Информация о количестве, месте расположения годных и дефектных ячеек заносится в память ЭВМ. Туда же вводятся данные о характере проектируемой БИС и основные правила проектирования рисунка внутренних межсоединений. Компьютер, по заранее разработанной программе, управляет электронным лучом индикаторной системы с высокой разрешающей способностью. Таким образом создается фотошаблон для первого и последующих слоев металлизации.

Особенностью и, в определенной мере, недостатком метода избирательного монтажа является то, что место расположения годных и дефектных ячеек заранее неизвестно, поэтому рисунок межсоединений заранее предсказать невозможно. Кроме того, для проверки годности ячеек в каждой схеме требуется обеспечить достаточное число контактных площадок. В настоящее время технология полупроводниковых интегральных схем достигла такого уровня, когда довольно сложные схемы занимают меньшую площадь на кристалле, чем контактные площадки для проверки схемы.

Вследствие уникальности рисунка межсоединений метод избирательного монтажа не позволяет использовать преимущества интегральной технологии – групповые методы обработки пластины. Применение групповых методов требует при создании ИС повторяемого рисунка межсоединений, неизменяющегося от образца к образцу однотипных ИС. Однако это требование делает невозможным получения 100%-ного выхода годных БИС. Противоречие между требованиями групповой технологии и 100%-ного выхода годных привело к разработке компромиссного метода формирования межсоединений в БИС, получившего названия метода многоячеечных структур.

Проектирование системы межсоединений начинается с того, что в память компьютера заносятся данные о типовых стандартных ячейках, которые могут быть использованы в различных комбинациях при проектировании требуемых БИС. Кроме того, в памяти компьютера содержатся сведения о стандартных элементах, из которых могут быть построены новые многоячеечные структуры в соответствии с заданными требованиями. При помощи различных алгоритмов решается задача трассировки, то есть задача объединения ячеек в систему. На этом этапе рисунок может видоизменяться до тех пор, пока не будет удовлетворять заданным требованиям и ограничениям. Затем разрабатывается необходимая конструкторская документация и определяются данные, необходимые для изготовления базового кристалла.

Основными достоинствами рассматриваемого метода являются возможность оптимизации конструкции проектируемой БИС, конструктивная гибкость и широкое применение ЭВМ при конструировании и технологической подготовке производства. Метод многоячеечных структур дает возможность использовать такие типы и число элементов, которые обеспечивают желаемую конфигурацию схемы. При использовании этого метода можно получить высокий уровень функциональной плотности БИС и добиться высокого процента выхода годных.

Непрерывно нарастающая сложность и разнообразие функций, выполняемых интегральными радиоэлектронными устройствами, неизбежно приводит к расширению номенклатуры БИС. Для повышении экономической эффективности производства специализированных БИС и аппаратуры на их основе желательно использовать интегральные структуры, изготовляемые высокоэффективными групповыми методами. Перестройка таких структур технически несложна и занимает мало времени. Такие структуры являются полуфабрикатами и представляют собой набор однотипных стандартных ячеек, состоящих из типовых вентилей на биполярных или МДП-приборах. Внутри каждой ячейки допускается некоторая ограниченная свобода при создании соединения между отдельными элементами. Ячейка, входящая в микроматрицу, представляет собой узел, состоящий, как правило, из нескольких логических схем. Первый слой металлизации объединяет различные элементы в пределах каждой ячейки, в результате чего образуются элементарные логические схемы. Второй слой металлизации является полностью изменяемым. Он используется для соединения ячеек в соответствии с требованиями, предъявляемыми к функциональным характеристикам БИС. Проверка схемы на функционирование производится уже после того, как изготовление межсоединений ячеек во всей схеме закончено. Таким образом, если хотя бы одна ячейка окажется негодной, то вся матрица идет в брак.

Главное преимущество матричного метода заключается в использовании высокоэффективных групповых методов. Поскольку пластины содержат однотипные ячейки, процесс изготовления может повторяться с хорошим выходом годных отдельных ячеек и пластины в целом. Недостаток микроматричного метода связан с ограничением типа интегральных структур, формируемых до изготовления первого слоя металлизации.

Метод элементной избыточности основан на том, что на исходной полупроводниковой пластине несколько логических элементов собираются в группы, которые затем соединяются в более сложные узлы БИС. Каждое гнездо содержит больше элементарных функциональных схем, чем это требуется для реализации заданной функции. Первый слой металлизации используется для соединения различных элементов элементарных функциональных схем. Затем эти схемы поочередно испытываются. При построении БИС из каждого гнезда выбирается только одна годная элементарная функциональная схема.

Основным достоинством метода элементной избыточности для формирования системы межсоединений в БИС являются высокий процент выхода годных и сравнительно низкая стоимость. Процент выхода годных повышается за счет предварительной проверки отдельных узлов на более ранней стадии их изготовления и использования в БИС только тех из них, которые оказались годными.

Аппаратура СВЧ отличается от других РЭС меньшей универсальностью и большей функциональной сложностью отдельных узлов аппаратуры.

Это, а также физические особенности электромагнитных колебаний диапазона СВЧ, определяют специфику конструирования этих устройств. Так, соизмеримость геометрических размеров конструкций элементов и узлов РЭС с рабочей длиной волны требует учета распределенных параметров конструкций узлов СВЧ. Поскольку основные характеристики находятся в прямой зависимости от геометрических размеров конструкции, то часто возникает необходимость применения жестких допусков при изготовлении аппаратуры.

Из-за скин эффекта (уменьшение глубины проникновения тока в проводник с увеличением частоты) ужесточаются требования к шероховатости токонесущей поверхности линии передачи. Кроме того, вредное биологическое воздействие требует конструктивных мер для защиты людей от излучения.

Развитие микроэлектроники СВЧ идет в нескольких направлениях.

Первое – разработка микрополосковых линий передачи. Высокая надежность, устойчивость к разнообразным воздействиям, хорошая воспроизводимость параметров, групповые методы изготовления, малые габариты и масса, возможность автоматизации как расчетов, так и конструирования и изготовления, предопределили широкое использование МПЛ и устройств на их основе при создании микроэлектронных устройств СВЧ.

Второе направление – микроминиатюризация основных конструктивных узлов устройств СВЧ: разъемов, соединителей, корпусов. Габариты большинства функциональных устройств чаще всего определяются не содержащимися в них радиокомпонентами, а числом разъемов в различного рода СВЧ-переходах. Дополнительный объем, необходимый для таких блоков и обеспечения межблочной коммутации, как правило, превышает физический объем самих блоков.

Третье направление – разработка полупроводниковых активных приборов, обеспечивающих выполнение разнообразных функций: генерирование, детектирование, усиление сигналов СВЧ. Достижения в разработке интегральной технологии и новых материалов для производства полупроводниковых приборов позволили приступить к созданию полупроводниковых микросхем диапазона СВЧ.

При миниатюризации СВЧ устройств встает ряд требующих решения задач: уменьшение рабочих длин волн, что позволит значительно сократить геометрические размеры функциональных узлов; применение диэлектрических подложек с большим значением диэлектрической постоянной и малой толщиной для укорочения длины волны в диэлектрике и уменьшения расстояния между микрополосковыми линиями; интеграция СВЧ функциональных узлов на единой полупроводниковой подложке для увеличения компактности, надежности и технологичности конструкций.

Миниатюризация наиболее эффективна при переходе от гибридных СВЧ – микросборок с дискретными транзисторами к полупроводниковым СВЧ ИС, содержащим в качестве активных элементов необходимое число транзисторов и других элементов.