- •7 Форма представления чисел с фиксированной точкой
- •8 Форма представления чисел с плавающей точкой
- •9 Форматы двоично-десятичных чисел
- •10. Машинные коды
- •Прямой код
- •Обратный код
- •. Дополнительный код
- •11 Составные части компьютера
- •13. Триггеры
- •12 Логические элементы
- •2.12.2. Асинхронный rs-триггер
- •2.12.3. Синхронный rs-триггер
- •2.12.3. Двухтактный rs-триггер
- •14 Асинхронный и синхронный d-триггеры
- •17. Дешифраторы
- •18 Одноразрядный сумматор
- •Полусумматор
- •19. Многоразрядные сумматоры
- •20 Двоично-десятичные сумматоры
- •21 Мультиплексоры
- •22. Демультиплексоры
- •23. Регистры
- •24 Счетчики
- •25 Двоично-десятичные счетчики
- •26 Классификация архитектур системы команд
- •27 Классификация по составу и сложности команд
- •28 Классификация по месту хранения операндов
- •29 Архитектура с выделенным доступом к памяти
- •30 Типы команд
- •Команды пересылки данных
- •Операции с целыми числами
- •Операции с числами в форме с плавающей запятой
- •Логические операции
- •Операции сдвигов
- •Операции с десятичными числами
- •Simd-команды
- •Команды для работы со строками
- •Команды преобразования
- •Команды ввода/вывода
- •Команды управления системой
- •Команды управления потоком команд
- •31 Формат команд
- •Длина команды
- •Разрядность полей команды
- •32 Выбор адресности команд
- •33. Способы адресации операндов
- •Непосредственная адресация
- •Прямая адресация
- •Косвенная адресация
- •Регистровая адресация
- •34 Косвенная регистровая адресация
- •Адресация со смещением
- •Относительная адресация
- •35 Базовая регистровая адресация
- •Индексная адресация
- •Страничная адресация
- •Блочная адресация
- •36 Распространенность различных видов адресации
- •Способы адресации в командах управления потоком команд
- •37 Функциональная организация фон-неймановской вычислительной машины
- •38 Устройство управления
- •39 Арифметико-логическое устройство
- •40 Основная память
- •Модуль ввода/вывода
- •41. Стандартный цикл команды
- •42 Организация шин
- •43 Шины «процессор-память»
- •Шина ввода/вывода
- •44 Системная шина
- •45 Иерархия шин
- •46 Арбитраж шин
- •47 Протокол шины
- •48 Методы повышения эффективности шин
- •49 Стандартизация шин
2.12.2. Асинхронный rs-триггер
Он имеет два информационных входа R и S. Вход S (set) используется для установки триггера в состояние «1», а вход R (reset) – в состояние «1», поэтому RS-триггер называют триггером с установочными входами.
Работу триггера описывает таблица переходов (табл. 2.4).
Таблица 2.4. Переходы RS-триггера
Входы |
Состояния |
||
R |
S |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
– |
– |
Входами служат значения входных сигналов R и S, а так же значения состояний триггера в текущий момент времени (Qt). B таблице переходов приведены значения состояний триггера в следующий момент времени (Qt+1). Переходы триггера из одного состояния в другое происходят, если на вход R или S подается сигнал «1».
При R = 0 и S = 0 состояние триггера не меняется. Такой режим называется режимом хранения. В случае если R = 0 и S = 1 триггер переходит в состояние «1» независимо от того, в каком состоянии он находился до изменения входных сигналов. При R = 1 и S = 0 триггер переходит в состояние «0». Таким образом, для записи «1» в RS-триггер необходимо подать на его входы сигналы R =0 и S = 1, для записи «0» – сигналы R = 1 и S = 0. Комбинация сигналов R=1 и S =1 является запрещенной, состояние триггера при этом не определено.
Таблица переходов триггера может быть интерпретирована как таблица истинности комбинационной схемы, в которой значения сигналов на входах Rt, St и значение текущего состояния Qt можно рассматривать как логические переменные, a Qt + l – как логическую функцию (табл. 2.5).
Таблица 2.5. Таблица переходов RS-триггера
Входы |
Текущее состояние |
Следующее состояние |
|
R |
S |
Qt |
Qt+1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
Запрещенная комбинация |
1 |
1 |
1 |
|
RS-триггер может быть построен на различных логических элементах. Функциональная схема асинхронного RS-триггера, построенного на элементах И-НЕ и ИЛИ-НЕ, а также его графическое обозначение показаны на рис. 2.14.
Рис. 2.14. Асинхронный RS-триггер:
а – на элементах ИЛИ-НЕ; б – на элементах И-НЕ;
в – условное графическое обозначение RS-триггера с прямыми входами;
г – условное графическое обозначение RS-триггера с инверсными входами
Асинхронный RS-триггер представляет собой бистабильную ячейку, поэтому он используется как основа при построении всех триггеров.
