17. Дешифраторы
Дешифраторы DC имеют несколько входов (n) и несколько выходов (N) и предназначены для преобразования входного кода в сигнал только на одном из выходов. Обычно N = 2n. Такие дешифраторы называются полными. Входной сигнал рассматривается как двоичное число. При поступлении числа на входы дешифратора только на одном его выходе, номер которого равен числу на входе, выдается сигнал «1», а на остальных выходах – сигнал «0». Нумерация выходов начинается с «0». Например, если дешифратор имеет три входа и на него поступает сигнал «101» то на пятом выходе возникнет сигнал «1», а на остальных выходах – «0». Дешифраторы используются, например, в устройствах памяти для выбора заданной ячейки по ее адресу.
Логику работы дешифратора на два входа описывает табл. 2.12.
В соответствии с
таблицей истинности логические функции
выходов дешифратора имеют следующий
вид:
;
;
;
Функциональная
схема дешифратора на два входа с
инверсными выходами, выполненная на
элементах И-НЕ и его условное графическое
обозначение приведены на рис. 2.23. Наличие
инверсных выходов означает, что на
одном из выходов дешифратора сигнал
равен нулю а на всех остальных – единице.
Таблица 2.12. Логика работы дешифратора
Входы |
Выходы |
|||||
a |
b |
f0 |
f1 |
f2 |
f3 |
|
0 |
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
0 |
1 |
|
Рис. 2.23. Дешифратор на два входа:
а – функциональная схема; б – условное графическое обозначение
Такой дешифратор состоит из нескольких одинаковых схем не связанных между собой, и называется линейным. При большом числе входов дешифраторы имеют более сложную структуру (пирамидальные и ступенчатые дешифраторы).
Из дешифраторов с некоторым числом входов можно построить дешифратор на большее число входов. Каскадный принцип построения таких дешифраторов показан на рис. 2.24, где дешифратор с четырьмя входами выполнен на синхронизируемых двухвходовых дешифраторах с инверсными выходами. Схема такого дешифратора состоит из двух ступеней. Первую ступень составляет дешифратор на два входа, на который поступают два из четырех входных сигналов (с, d). Выходные сигналы первой ступени разрешают работу одного из четырех дешифраторов второй ступени, на основные входы которых поступают остальные входные сигналы (a, b). В каждый момент времени в зависимости от значений сигналов (с, d) работает один из дешифраторов второй ступени. Совместная работа всех четырех дешифраторов позволяет формировать один из 16 выходных сигналов в соответствии с входным сигналом (а, b, с, d).
Рис. 2.24. Каскадный дешифратор
Входы синхронизации С являются инверсными, т. е. при С = 1 на всех выходах дешифратора сигналы равны единице, а при С = 0 только на одном из выходов сигнал равен нулю, так как дешифратор имеет инверсные выходы.