- •7 Форма представления чисел с фиксированной точкой
- •8 Форма представления чисел с плавающей точкой
- •9 Форматы двоично-десятичных чисел
- •10. Машинные коды
- •Прямой код
- •Обратный код
- •. Дополнительный код
- •11 Составные части компьютера
- •13. Триггеры
- •12 Логические элементы
- •2.12.2. Асинхронный rs-триггер
- •2.12.3. Синхронный rs-триггер
- •2.12.3. Двухтактный rs-триггер
- •14 Асинхронный и синхронный d-триггеры
- •17. Дешифраторы
- •18 Одноразрядный сумматор
- •Полусумматор
- •19. Многоразрядные сумматоры
- •20 Двоично-десятичные сумматоры
- •21 Мультиплексоры
- •22. Демультиплексоры
- •23. Регистры
- •24 Счетчики
- •25 Двоично-десятичные счетчики
- •26 Классификация архитектур системы команд
- •27 Классификация по составу и сложности команд
- •28 Классификация по месту хранения операндов
- •29 Архитектура с выделенным доступом к памяти
- •30 Типы команд
- •Команды пересылки данных
- •Операции с целыми числами
- •Операции с числами в форме с плавающей запятой
- •Логические операции
- •Операции сдвигов
- •Операции с десятичными числами
- •Simd-команды
- •Команды для работы со строками
- •Команды преобразования
- •Команды ввода/вывода
- •Команды управления системой
- •Команды управления потоком команд
- •31 Формат команд
- •Длина команды
- •Разрядность полей команды
- •32 Выбор адресности команд
- •33. Способы адресации операндов
- •Непосредственная адресация
- •Прямая адресация
- •Косвенная адресация
- •Регистровая адресация
- •34 Косвенная регистровая адресация
- •Адресация со смещением
- •Относительная адресация
- •35 Базовая регистровая адресация
- •Индексная адресация
- •Страничная адресация
- •Блочная адресация
- •36 Распространенность различных видов адресации
- •Способы адресации в командах управления потоком команд
- •37 Функциональная организация фон-неймановской вычислительной машины
- •38 Устройство управления
- •39 Арифметико-логическое устройство
- •40 Основная память
- •Модуль ввода/вывода
- •41. Стандартный цикл команды
- •42 Организация шин
- •43 Шины «процессор-память»
- •Шина ввода/вывода
- •44 Системная шина
- •45 Иерархия шин
- •46 Арбитраж шин
- •47 Протокол шины
- •48 Методы повышения эффективности шин
- •49 Стандартизация шин
14 Асинхронный и синхронный d-триггеры
В вычислительной технике широко применяют D-триггеры, которые реализуют функцию временной задержки входного сигнала. Также D-триггеры имеют один информационный вход. Логика работы асинхронного D-триггера описывается таблицей переходов (табл. 2.7).
Таблица 2.7. Переходы асинхронного D-триггера
Вход |
Состояния |
|
D |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
В асинхронном D-триггере состояние (выходной сигнал) Qt+1 повторяет значение входного сигнала Dt, поэтому асинхронный D-триггер по существу не является элементом памяти и рассматривается только как основа для построения синхронного D-триггера.
Функциональная схема и условное графическое обозначение синхронного D -триггера, построенного на основе синхронного RS-триггера, показаны на рис. 2.18. Для преобразования RS-триггера в D-триггер сигнал D подается на вход S непосредственно, а на вход R – через инвертор. Если при С = 1 на вход D подать сигнал «1», то триггер перейдет в состояние «1», а при подаче сигнала D = 0 в триггер будет записан «0». Таким образом, для записи в D-триггер единицы на вход D нужно подать сигнал «1», а для записи нуля – сигнал «0» (так как триггер синхронный, на вход С необходимо в обоих случаях подавать сигнал «1»). Это делает D-триггер удобным для использования в схемах статической памяти, так как для записи достаточно иметь одну линию на разряд данных. При этом сигнал С является общим для всех разрядов записываемых данных.
Рис. 2.18. Синхронный D-триггер:
а – схема; б – условное графическое обозначение
Логику работы синхронного D-триггера описывает табл. 2.8. Эту логику можно охарактеризовать выражением «что надо записать в D-триггер, то и подается на его вход».
Таблица 2.8. Переходы синхронного D-триггера
Входы |
Состояния |
||
D |
C |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
Наличие входа синхронизации позволяет записывать новые данные в триггер только в определенные моменты времени (при С = 1). В промежутках между ними данные в триггере сохраняются без изменения. При чтении данных из триггера его состояние также не меняется.
15 T-триггер
Этот триггер имеет один информационный вход. Логику работы асинхронного Т-триггера характеризует таблица переходов (табл. 2.9).
Таблица 2.9. Переходы асинхронного Т-триггера
Входы |
Состояния |
|
Т |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
При Т = 1 асинхронный Т-триггер меняет свое состояние на противоположное, а при Т = 0 состояние триггера не изменяется.
Так как Т-триггер суммирует (или подсчитывает) по модулю два числа единиц, поступающих на его информационный вход, то Т-триггер называют также триггером со счетным входом.
Логику работы синхронного Т-триггера описывает табл. 2.10.
Таблица 2.10. Переходы синхронного Т-триггера
Входы |
Состояния |
||
С |
Т |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
При С = 0 триггер не изменяет своего состояния, а при С = 1 работает как асинхронный Т-триггер.
Функциональная схема Т-триггера может быть построена на основе синхронного RS-триггера (однотактного или двухтактного). Схемы асинхронного и синхронного Т-триггеров показаны на рис. 2.19 и 2.20 соответственно.
Рис. 2.19. Асинхронный Т-триггер:
а – схема; б – условное графическое обозначение
Рис. 2.20. Синхронный N-триггер:
а – схема; б – условное графическое обозначение
Поскольку на этих схемах сигнал с выхода триггера поступает на его же вход, триггер должен во время переключения сохранять состояние и одновременно воспринять новую информацию. Для устойчивой работы в этом случае целесообразно использовать двухтактные триггеры.
16 JK-триггер
Такие триггеры называют универсальными. Универсальность схемы JK-триггера состоит в том, что простой коммутацией входов и выходов можно получать схемы других типов триггеров.
JK -триггер имеет два информационных входа. Вход J используется для установки триггера в состояние «1», а вход К – в состояние «0», т.е. входы J и K аналогичны входам S и R RS-триггера. Отличие JK-триггер от RS-триггера заключается в том, что на входы J и K могут одновременно поступать сигналы «1». В этом случае JK-триггер изменяет свое состояние. Таким образом, он работает так же, как RS-триггер, за исключением комбинации сигналов J = 1; K = 1, при которой он работает как Т-триггер.
При С = 1 переходы JK-триггера описывает табл. 2.11.
Таблица 2.11. Переходы JK-триггера
Входы |
Состояния |
||
J |
K |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
Функциональная схема двухтактного JK-триггера и его условное графическое изображение показаны на рис. 2.21. Этот триггер представляет собой комбинацию RS- и Т-триггеров, что согласуется с логикой его работы. Примеры построения других типов триггеров на основе JK-триггера представлены на рис. 2.22. Следует отметить, что триггер любого типа можно преобразовать в любой другой триггер.
Рис. 2.21. Двухтактный JK-триггер:
а – схема; б – условное графическое обозначение
Рис. 2.22. Схемы преобразования JK-триггера:
а – в D-триггер; б – в Т-триггер; в – RS-триггер
