- •1. Элементы алгебры логики. Введение
- •1.1. Основные понятия алгебры логики.
- •1.2. Операции алгебры логики.
- •1.2.1. Инверсия (логическое отрицание).
- •1.2.2. Конъюнкция (логическое умножение).
- •1.2.3. Дизъюнкция (логическое сложение).
- •1.2.4. Операция Шеффера («и-не»).
- •1.2.5. Операция Пирса («или-не»).
- •1.2.6. Операция сложения по модулю два.
- •1.3.5. Законы (формулы) поглощения.
- •1.3.6. Законы (формулы) склеивания.
- •2. Цифровые интегральные микросхемы.
- •2.1. Параметры цифровых микросхем.
- •2.2. Микросхемы ттл-логики.
- •2.3. Дешифраторы, шифраторы.
- •2.3. Сумматоры и вычитатели.
- •2.4. Мультиплексоры. Демультиплексоры.
- •2.5.Узлы перекосов.
- •2.6.Триггеры.
- •2.6.1. Назначение и классификация триггерных устройств.
- •2.6.3. Асинхронный rs-тригтер с инверсными входами.
- •2.6.4. Синхронный rs-триггер.
- •2.7. Регистры и счетчики.
- •2.8. Регистры.
- •2.8.Двоичные счетчики.
- •3. Классификация интегральных микросхем.
- •Заключение
- •Элементы алгебры логики.
2.3. Сумматоры и вычитатели.
Сумматором называется устройство, реализующее алгоритм сложения чисел. Сумматор, с помощью которого складываются двоичные числа называется двоичным.
Графическое обозначение 4-х разрядного сумматора двух операндов имеет следующий вид:
X
= X3
X2
X1
X0
- первое слагаемое
X
= Y3 Y2
Y1 Y0
- второе слагаемое
Z
= Z3 Z2
Z1 Z0
- сумма
PЗ
– Перенос из старшего разряда
Примеры: “Найти z = x + y, если x = 0110, y = 0101 или x = 0111, y = 0101”
0110 0111
z = + z = +
0101 0101
1011 1100
При нахождении каждой цифры суммы выполняются одинаковые действия:
- складываются соответствующие разряды слагаемых;
- вычисляется цифра суммы данного разряда;
- вычисляется перенос в следующий разряд.
Поэтому структурная схема 4-х разрядного сумматора состоит из 4-х одноразрядных сумматоров, объединенных цепями переноса.
Таблица истинности одноразрядного сумматора
x1 |
y1 |
P1-1 |
z1 |
P1 |
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
0 1 1 0 1 0 0 1 |
0 0 0 1 0 1 1 1 |
Принципиальная схема одноразрядного сумматора выполненная из логических элементов И-ИЛИ / И-ИЛИ-НЕ имеет следующий вид:
Z1 = XiYiPi-1 XiYiPi-1 XiYiPi-1 XiYiPi-1 = Pi-1 (XiYi XiYi)
Pi-1 (XiYi XiYi) = Pi-1 (XiYi XiYi) Pi-1 (XiYi XiYi)
Pi = XiYiPi-1 XiYiPi-1 XiYiPi-1 XiYiPi-1 = Pi-1 (XiYi XiYi) XiYi
Все входные и выходные переменные представляются пафазным кодом.
Вычитателем называется устройство, реализующее алгоритм вычитания чисел.
Графическое обозначение 4-х разрядного вычитателя двух операндов имеет следующий вид:
х
= х3х2х1х0 - уменьшаемое
у
= у3у2у1у0 - вычитаемое
z
= z3z2z1z0 -
разность x-y
q3
– заем в старший разряд х
Примеры:
“Найти z = x - y, если x = 0110, y = 0101 или x = 0101, y = 0110”
0110 0101
z = - z = -
0101 0110
0001 1001
q3 = 0 q3 = 1
(уменьшаемое больше или
равно вычитаемому)
В ходе решения примеров акцентируется внимание студентов на том, что при нахождении каждой цифры разности выполняются одинаковые действия:
- вычисляется значение заема в данный разряд уменьшаемого;
- вычисляется цифра разности с учетом заема.
Структурная схема 4-х разрядного вычитателя включает 4 одноразрядных вычитателя, объединенных цепями заема.
Т
аблица
истинности одноразрядного сумматора
x i |
y i |
q i-1 x-y |
z i x-y |
q i x-y |
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
0 1 1 0 1 0 0 1 |
0 0 0 1 0 1 1 1 |
x i - i – й разряд уменьшаемого
y i - i – й разряд вычитаемого
q i-1 x-y - заем в i – й разряд x-y
z i x-y - заем из i + 1 – го разряда
q i x-y -
Принципиальная схема одноразрядного вычитателя выполненная на логических элементах И-ИЛИ / И-ИЛИ-НЕ имеет следующий вид:
