- •Вычислительная техника. Часть I.
- •1.2. Виды двоичных сигналов:
- •1.3. Двоичный код или слово.
- •2.Двоичная система счисления.
- •3. Элементы математического аппарата цифровой техники.
- •3.1 Булевы функции, законы, тождества и их применение.
- •3.2 Законы и тождества Булевой алгебры.
- •3.3 Построение логических функций и логических схем.
- •3.4 Упрощение (минимизация) логических функций с помощью карт Вейча – Карно.
- •3.4.1 Карты Карно для 4-х аргументной функции.
- •3.4.2 Применение карт Карно для 5-ти аргументных функций.
- •4.1 Построение логических схем в заданном базисе (т.Е. На универсальных электронах).
- •4.2 Основные комбинационные (логические) схемы цифровых устройств.
- •4.3 Электронные коммутаторы двоичных сигналов.
- •5.Схемы сравнения двоичных чисел.
- •5.1 Схема, исключающая «или» (полусумматор).
- •5.2 Схема сравнения.
- •5.6 Функциональные комбинационные схемы.
- •5.6.1 Двоичный сумматор.
- •6. Универсальная опрерационная схема. (арифметич. Логич. Алу устройство)
- •7. Последовательные цифровые схемы (пцс).
- •7.1 Триггеры (простейшие цпс)
- •7.1.1 Основные понятия о триггерах.
- •7.1.4 Двухтактный rs
- •8.Устройство памяти и счета на триггерах.
- •8.1 Регистры
- •8.2 Счетчики.
5.Схемы сравнения двоичных чисел.
5.1 Схема, исключающая «или» (полусумматор).
На выходе будет «1» тогда, когда на
входах разные значения.
х1 П=1
хg y
х1 |
х2 |
У |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
x1
1
&
1
x2
1
&
5.2 Схема сравнения.
На выходе будет «1», если на обоих входах одинаковые числа.
х1 |
х2 |
|
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
5.3 Мажоритарный элемент – он выдает сигнал «у», если на входе будет двоичное число больше заданного М.
Пусть М = 3
х2 ≥М
х1 у
х0
число |
x2 |
х1 |
x0 |
y |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
2 |
0 |
1 |
0 |
0 |
3 |
0 |
1 |
1 |
1 |
4 |
1 |
0 |
0 |
1 |
5 |
1 |
0 |
1 |
1 |
6 |
1 |
1 |
0 |
1 |
7 |
1 |
1 |
1 |
1 |
5.4 Цифровой компаратор – это схема сравнения двух одноразрядных чисел, которые не только определяют их равенства, но и превышение одного над другим.
х1>х2 х1=х2 х1<х2
х1 |
х2 |
у1 |
у2 |
y3 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
у1
х1
у2
х2 у3
5.5 Коммутатор: последовательное соединение MUX и DMUX позволяет реализовать коммутатор.
5.6 Функциональные комбинационные схемы.
5.6.1 Двоичный сумматор.
1 1 1 1 – p – перенос
0 1 0 1 1 – 1-е слагаемое (х1)
0 0 1 0 1 – 2-е слаганмое (х2)
______________________________
1 0 0 0 0 – сумма S
сумматор полусумматор
а) полусумматор
х1 ПΣ сумма
(S)
х2 перенос в старший разряд (Р)
х1 |
х2 |
S |
P |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1
&
х2
1
х1
S
х2 1 & х1
P
&
В сумматоре должен быть дополнительный вход для переноса из младшего разряда.
Pi
Σ
X2 S S
X1 P Pi+1
Pi |
х1 |
х2 |
S |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
HS S HS S
1
P
P
Выше рассмотрен одноразрядный сумматор
в) Схема многоразрядного сумматора.
х10 So
х20
x11
x21
x21
x22
5.7 Действия над двоичными числами.
Способ вычитания двоичных чисел с помощью суммирования с использованием дополнительного кода.
5.7.1 Умножение двоичных чисел.
5.7.2 Умножение двоичного числа на 2. Для этого достаточно осуществить сдвиг влево на 1 разряд.
5 х 2 = 10
0101 = 10102 = 10
5.7.3 Деление на 2, осуществляется сдвиг вправо.
5.7.4 Деление двоичных чисел.
