- •Министерство образования Российской Федерации
- •Н.Н. Номоконова
- •Введение
- •Тема 1. Способы преобразования цифровой информации Лекция 1. Цифровые устройства и цифровая информация
- •1.1. Цифровая обработка радиосигналов
- •1.2. Некоторые сведения о цифровых интегральных схемах
- •1.3. Краткие сведения о системах счисления
- •Представление чисел в различных системах счисления
- •Вопросы и упражнения
- •Лекция 2. Логические функции и тождества
- •2.1. Понятие кодирования цифровой информации
- •Окончание табл. 2.1
- •Примеры перевода чисел из одной системы счисления в другую
- •2.2 Представление операндов в прямом, обратном и дополнительном кодах
- •2.3. Основные логические функции
- •На основе этих постулатов построены тождества булевой алгебры, приведенные в табл. 2.2.
- •Логические тождества
- •Окончание табл.2.2
- •Данные тождества являются основой при построении цифровых устройств, реализующих различные логические функции
- •Логические функции двух аргументов
- •2.4. Простейшие логические элементы
- •2.5. Функционально полный набор
- •Вопросы и упражнения
- •3.2. Способы борьбы с состязаниями сигналов
- •1. Подбор задержек элементов таким образом, чтобы задержки в различных ветвях распространения сигнала стали бы равными
- •2. Введение дополнительной синхронизации
- •3. Введение логической избыточности
- •Вопросы и упражнения
- •Лекция 4. Кодопреобразователи и компараторы
- •4.1. Шифраторы (cd – coder)
- •4.2 Дешифраторы (dc от слова decoder)
- •4.3. Цифровые компараторы
- •4.4. Мультиплексоры (mux от слова multiplexor)
- •5.2. Основные параметры триггеров
- •5.3. Взаимозаменяемость триггеров
- •Лекция 6. Схемы триггеров
- •6.1. Триггер с установочными входами – rs-триггер (set – устанавливать, reset – восстанавливать)
- •Асинхронный rs-триггер со статическим способом управления записью
- •Функционирование асинхронного rs-триггера
- •Параметры асинхронного rs-триггера
- •Функционирование rs-триггера с инвертированным входами
- •Синхронный rs-триггер
- •Функциональная схема синхронного rs-триггера
- •Лекция 7. Счетный триггер и jk-триггер
- •7.1. Счетный триггер (от английского слова topple – кувыркаться)
- •Асинхронный т-триггер
- •Асинхронный jk-триггер
- •Функционирование асинхронного jk-триггера
- •Характеристическая таблица jk-триггера
- •Лекция 8. Счетчики
- •8.1. Определение, основные характеристики и классификация счетчиков
- •Параметры счетчиков
- •8.2. Классификация счетчиков
- •8.3. Синхронные двоичные счетчики
- •Синхронный вычитающий двоичный счетчик
- •Лекция 9. Реверсивные и асинхронные счетчики
- •9.1. Синхронный двоичный реверсивный счетчик
- •9.2. Асинхронные счетчики
- •Асинхронный суммирующий двоичный счетчик
- •Вопросы и упражнения
- •Лекция 10. Регистры
- •10.1. Назначение и классификация регистров
- •Регистр памяти на d-триггерах
- •Регистры сдвига
- •Вопросы и упражнения
- •Список литературы
- •Содержание
- •Тема 1. Способы преобразования цифровой информации 4
- •Тема 2. Цифровые устройства комбинационного типа 15
- •Тема 3. Цифровые устройства последовательностного типа 23
- •Номоконова Наталья Николаевна
- •690600, Владивосток, ул. Гоголя, 41
- •690600, Владивосток, ул. Державина, 57
Функциональная схема синхронного rs-триггера
Сn |
Rn |
Sn |
Qn+1 |
Операции, выполняемые триггером |
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
Qn Qn Qn Qn Qn 1 0 * |
Хранение информации Хранение информации Хранение информации Хранение информации Хранение информации Установка «1», подтверждение «1» Установка «0», подтверждение «0» Не определена |
Для синхронного RS-триггера запрещенной является комбинация сигналов R=S=1, если на тактирующем входе присутствует разрешающий сигнал.
Договоримся обозначать разрешающий сигнал на тактовом входе «0» только в том случае, когда он действительно является таковым согласно паспортным данным. Все остальные варианты будем обозначать в таблицах «1».
Проведем анализ работы синхронного RS-триггера на элементах Шеффера, для чего поочередно подадим на входы сигналы в такой последовательности как указано на рис 6.4б. При С=0 никакие сигналы на информационных входах не изменяют состояние триггера.
Рис. 6.4. Синхронный RS-триггер: а – условное обозначение, б – схема
Если С=1 является разрешающим, то триггер начнет переключаться согласно комбинации сигналов на его информационных входах R и S Заметим, что при С=1 элементы Шеффера DD1 и DD2 вырождаются в инверторы сигналов S и R, а весь триггер – в асинхронный RS-триггер. Из проведенного анализа следует, что длительность переходных процессов в триггере составляет 3 Тз ср, а задержка переключения и разрешающее время триггера
6.2. Триггер задержки – D (от английского слова delay)
Триггером задержки называется триггер, состояние которого в последующий тактовый момент равно сигналу, действующему в настоящий момент на информационном входе D.
Асинхронный D-триггер
Из таблицы функционирования (табл. 6.4) видно, что функцию такого триггера выполняет повторитель и информацию не хранит, поэтому в цифровой технике практически не используется.
Таблица 6.4
Функционирование асинхронного D-триггера
-
Dn
Qn+1
0 1
0 1
Синхронный D-триггер
Данный триггер широко используется при построении различных цифровых устройств, например ячеек памяти. Ниже приведены таблица функционирования (табл. 6.5) и характеристическая таблица (табл. 6.6).
Таблица 6.5
Функционирование синхронного D-триггера
Cn |
Dn |
Qn+1 |
Операции, выполняемые триггером |
0 0 1 1 |
0 1 0 1 |
Qn Qn 0 1 |
Хранение информации Хранение информации Установка «0», подтверждение «0» Установка «1», подтверждение «1» |
Таблица 6.6
Характеристическая таблица D-триггера
-
Qn Qn+1
Dn
0 0 1 1
0 1 0 1
0 1 0 1
Характеристическое уравнение синхронного D-триггера. D-триггер с динамическим способом управления
Пусть разрешающим сигналом по тактовому входу будет «1». При С = 1 D-триггер со статическим способом управления переходит в режим асинхронной работы, поэтому чаще используют D-триггеры с динамическим способом управления.
Рассмотрим работу триггера с использованием временных диаграмм (рис. 6.5).
Пусть на входах присутствуют сигналы «1» (R=S=1). До момента t2 С=0 и триггер находится в режиме хранения информации. Сигналы х2 и х3, влияющие на работу выходной КБЯ, при изменении сигнала на информационном входе D в момент времени t=t1 не изменяют своего значения и остаются равными «1».
По диаграммам (рис. 6.5) определяем
параметры D-триггера.
Задержка переключения триггера равна:
Тз.тр=ЗТз.ср. Для нахождения
разрешающего времени триггера (Ттр)
необходимо организовать режим
повторяющегося переключения триггера.
Видно, что период поступления сигналов
на вход синхронизации складывается из
двух частей: То (когда на тактовом входе
низкий потенциал) и T1
(когда – высокий). Для нахождения Ттр
необходимо найти минимально возможные
длительности Т0 и T1
и тогда
.
Рис. 6.5. Временные диаграммы сигналов синхронного D-триггера с динамическим управлением
Минимальные длительности T0min и T1min определяются переходными процессами. При разрешающем сигнале на входе С=1 в триггере происходит процесс переключения, который занимает интервал времени не более чем 3 Тз.ср. Отсюда
.
При С=0 в триггере происходит процесс изменения состояний в управляющих КБЯ, который может длиться максимально ЗТз.тр.
Разрешающее время триггера:
.
