4.Сурет. Және элементін кілт ретінде қолдану: а – схема; б – уақытша диаграммалар.

Стробирование деп құылғы арқылы сигналдың өтуіне рұқсат ету (немесе тыйым салу) операциясын айтады.

48.Интегралды схемалардың базалық логикалық элементтерін түсіндіріңіз

интегралдық схемаларды жасау барысында микросхемалар сериялармен шығарылатыны жайлы деректер расталды. Сандық интегралдық схемалардың элементтік базасын базалық интегралдық логикалық элементтер құрайды. Олар дәл осы серияның басқа микросхемалары құрастырылу кезінде негіз ретінде қызмет атқарады. Демек көріп отырғанымыздай базалық элементті таңдау сол серияның микросхемаларының сапасының және параметрлерінің көрсеткішіне тікелей әсер етеді. Базалық элементтердің схемалық нұсқаларын транзисторлы логика (ТЛ) деп атау қабылданған. Сонымен бірге ТЛ әр типі қорек кернеуімен, жүктілік әдісімен, жылдамәрекетпен және басқа да параметрлермен, сол немесе басқа элементті ерекшелікпен және схемалық шешіммен сипатталатын, кілтті элементтерді басқарудың белгілі әдісімен сипатталады. ТЛ барлық типін қарастырмай (қазіргі кезде олар оннан көп), тек кеңірек таралғандарына ғана тоқталамыз.

ТТЛ кіріс және шығыс тізбектерінде биполярлы транзистролар қолданатынын білдіреді.

Стандартты ТТЛ сериясының базалық логикалық элементінің принципиальді схемасы 1, а суретте келтірілген.

Базалық элементтің схемасында бөлетін конденсаторлар және трансформаторлар жоқ, сондықтан оған транзисторлардың шартталған қасиеттерінен басқа, жиілік бойынша басқа шектеу жоқ.

Схеманың негізіне қос инжекция режимінде жұмыс істейтін, көпэмиттерлі транзистор (МЭТ) қызмет етеді. Бұл режимде транзистордың коллекторлы өткелі тура бағытта қосылған, сондықтан шамасына . Екі эмиттер ЖӘНЕ логикалық функциясын орындайды. МЭТ өткелдері үш диодтармен көрсетілген, кіріс каскадының эквивалентті схемасын анализдеп көз жеткізуге болады (1, б сурет).

Егер екі кірісінде де жоғары потенциал «1» бар болса, онда диодтың екі кірісі жабық, бұл токтың қорек көзінен R1 резистор арқылы VT1 базаға ағуына рұқсат береді (3.26, б суретте транзистордың базалық тізбегі эквивалентті резистормен келтірілген). Егер де тым болмағанда кірістердің бірінде - «0», ашылған диод, базада төмен потенциалды «0» қамтамасыз етіп және транзистордың отсечки режимінен шығуға рұқсат бермей, базалық тізбекті VT1 шунттайды.

МЭТ нақты микросхемаларында сегізге дейін эмиттерге ие болуы мүмкін, демек, логикалық элемент сонша кіріске ие болады.

1 Сурет. Ттл сериясының базалық логикалық элементі: а – принципиальді схема; б – кіріс каскадының эквивалентті схемасы

VT1 транзистор фазаинвертордың функциясын реализациялайды:оның эмиттері мен коллекторындағы кернеу қарама-қарсы фазалы(эмиттерде фаза ығысуы 0-ге тең,ал коллекторда π-ге тең.).R2 және R4 резисторлары фазоинверторда жүктеме рөлін атқарады.VT2 және VT3 транзисторлар шығыс каскадты құрады.VT1,VT2 және VT3-пен бірге кілттің динамикалық параметрлерін жақсартатын күрделі инвертор құрады.

Өзінің схемотехникасымен байланысты базалық элементтің кейбір жұмыс істеу ерекшеліктерін атап өтейік.

• Логикалық элементтің қосылмаған кірістері VT1 базасында жоғары потенциалдың болуынан логикалық «1»-дің болуына эквивалентті;

• Кіріске «0» беру үшін оны толық сыммен тұйықтау керек немесе аз кедергі арқылы байланыстыру керек,логикалық «0»басқа элементтің шығысынан берілуі мүмкін.

• Қатардағы шығыстан құтылу үшін әр түрлі элементтердің стандартты шығыстарын біріктіруге болмайды ( егер байланысқан шығыстардың біреуінде «1»,ал басқасында «0» болса ,онда бірінші элемент VT2 транзистор арқылы үлкен токтың әсерінен жанып кетеді.

• Элементтер тік фронттан тұратын сигналдармен жұмыс үшін арналған.Кіріс сигналдың өсу жылдамдығы аз болғанда VT2 және VT3-ті қосудың бірдей еместігінен жалған жарамсыздану болуы мүмкін.

Үлкен өлшемдегі бөгеуілден қорғау «0» және деңгейлерінің айырмасымен және бір жағдайдан екінші жағдайға қайта қосылу деңгейімен анықталады.Бұл параметрлер дайындаушы зауытпен беріледі және гарантияланады.

Дұрыстап жүктеу кезінде микросхеманың «0» деңгейі 0,4В-тен жоғары болмайды,ал «1» деңгейі 2,4В-тен төмен емес.Сыни болып табылатыны логикалық элементтің қайта қосу деңгейіне сәйкес келетін кіріс сигнал шамасы- 1,3B.

49.Триггерлер. Санағыштар. Регистрлер. Осыларға анықтама беріңіз.

Триггерлер 1 бит ақпаратты сақтай алатын қарапайым жүйелілік схема болып табылады. Комбинациялы құрылғылардан айырмашылығы бұл схемада шығыс күйі кіріс сигналдарға ғана тәуелді емес, сонымен қатар оның алдындағы жағдайға да тәуелді. Сонымен, триггерлер – бұл қорек бар кезде ұзақ сақтала алатын екі тұрақты күйі бар бистабильді ұяшық. Триггерлер көптеген жүйелі типті функционалды құрылғыларды құруға негізді құрайды: регистрлер, санағыштар, жиіліктер мен өзге де түйіндерді бөлгіш.

1 – сурет. Пирса элементі негізіндегі тура кірістері бар қарапайым асинхронды RS – триггердің структурасы (а) және оның УГО – сы (б)

Тура кірістері бар қарапайым RS – триггері екі элемент негізінде НЕМЕСЕ – ЕМЕС жүзеге асыруға болады. Ол екі орнатылмалы кіріске ие: S(SET – орнату) жәнеR(RESET – лақтыру (сброс)), сонымен қатар екі шығыс:Ǫ –тура және Ǭ- инверсті.

Триггердің күйі оның тура шығысындағы сигналмен теңдестіріледі: егер Ǫ =«1» болса триггер бірлік күйде болады, егер Ǫ =«0» болса триггердің күйі нольдік. Кіріс сигналдары жоғалған кезде, яғни S = R = «0» кезінде, триггер жазылған ақпаратты сақтау режиміне өтеді.

Асинхронды RS – триггер күйінің кестесінде екі көршілес тактілер үшін 2, а – суретте көрсетілген түрде болады, сонымен қатар уақыттық диаграммасы көрсетілген (4.2, б – сурет). «Асинхронды» термині – триггердің күйінің өзгерісі оның орнатылмалы кірісіне сигналдардың сәйкес комбинациясы түскенде бірден болатындығын білдіреді.

2 – сурет. (t) және (t + 1) көршілес тактілерге арналған күйдің кестесі (а) және тура кірісі бар асинхронды RS – триггердің жұмысының уақыттық диаграммасы (б)

асинхронды RS – триггерін синхронизделушіге айналдыру үшін (3– сурет) бар болғаны оның жұмысының логикасын өзгертуге мүмкіндік беретін кірістегі логикалық вентилді ескерген жөн: егер С = «0» - онда триггер ақпаратты сақтау режимінде жұмыс жасайды, егер С = «1» - тура кіріс бар қарапайым RS – триггері ретінде жұмыс жасайды. Триггер күйінің өзгерісі С кірісінде импульс фронты бойыеша болады.

3 – сурет. Ішкі структура (а), УГО (б) және Синхронизделуші RS (RST)– триггерінің жұмысының уақыттық диаграммасы (в)

С т а т и к а л ы қ. D – триггері бір ақпараттықD – кірісіне және синхронизация импульсіне арналған С – кірісіне ие.D – триггерінің негізгі белгіленуі – D (DELAY – кідіріс немесеDATA - мәліметтер) жазылған тактінің аяқталуына дейінгі кірісіне берілген кідіріс сигналы.

4– суреттен көрініп тұрғандай, синхронизделуші D – триггері негізінде кірісінде логикалық тізбекпен толтырылған RS – триггері жатыр. RS – триггері секілді, D – триггері де әртүрлі логикалық элементтерде құрылуы мүмкін. Егер, С = «0», онда триггер ақпаратты сақтайды, ал С = «1» болған кезде қазіргі уақытта D кірісіндегі ақпаратты Ǫшығысқа береді. Статикалық D – триггерінің дұрыс жұмыс істеуі үшін D кірісіндегі ақпарат өзгеру синхросигнал басталғанға дейін болу тиіс, яғни С = «0» шарты кезінде.

4– сурет. Статикалық D - триггері ( V кірісі барDV – триггері): а – структруа; б – УГО

5 – сурет. Қарапайым JK – триггері: а – ішкі структура; б – УГО

Мұндай құрылғы JK – триггері атауына ие. JK – триггерін жүзеге асырудың қарапайым нұсқасы 5– суретте көрсетілген.

Бұл кері байланысы бар синхронизделуші JK – триггері, сондықтан кірістерінің J және K белгіленуі аналогты түрде S және R. Шығыстарының күйіне тәуелсіз болып, С = «1» болған кезде J кірісі орнатпалы S кірісінің ролін атқарады, ал К кірісі – R кірісінің ролін.

Триггердің тағы бір түрі ол динамикалық триггер болып табылады. Онда ақпараттың жазылуы синхронизация кірісі күйін өзгерткен кезде болады: фронтта немесе сәйкес импульсте. Динамикалық басқарулы триггерді осы типті триггерлерге тән екі тактілі ақпаратты жіберу механизмі жоқ болғандықтан екі сатылы деп айтуға болмайды.

6-сурет. УГО екі сатылы JK-триггер (а) және инверсті орнатылған асинхронды кіріс және 3ЖӘНЕ кіріс логикасы бар екі сатылы комбинирленген JKRS- триггер (б)

Динамикалық триггерлер жаңа күй орнаған соң өзінің ақпараттық кірістерін блоктау негізінде құралады. Осыған байланысты екісатылы триггерден қарағанда динамикалық триггерлер шуылтұрақты болып келеді.

Санағыш немесе Т-триггер деп (ағылшын тілінен аударғанда tumble-қайта қосу (переключать))- синхронизацияның әрбір импульсінде өзінің күйін қарама-қарсыға ауыстыратын триггерді айтамыз. Бұндай триггерді әртүрлі жолдармен жүзеге асыруға болады. Көбінесе санағыш триггерді динамикалық немесе екісатылы триггерлер негізінде құрайды. Мысалы, JK-триггер немесе динамикалық D-триггер (4.15) негізінде құрастыруға болады. Оның шығысының күйі әрбір тактілі сигналдың фронты бойынша өзгереді. Тактілі импульсінің фронты бойынша жұмыс істейтін триггерлерде шығарылады.

Шмитта триггері барлық қаралған схемалардың ішіндегі ең ерекшесі. Бұл электронды түйіннің функционалды схемасы 6,а-суретте көрсетілген және оң кері байланысты екі инвертордың тізбектеліп жалғанғанын көрсетеді. Жады жоқ болғандықтан оны қарапайым триггер деп санауға болмайды. Онда бір кіріс бір шығыс бар, ал жіберу сипаттамасы гистерезиске ие (6,в-сурет). Осыған орай, кіріс кернеуді үлкейткен кезде триггер шығыс потенциалын «0» логикалық деңгейінен «1» деңгейіне ауыстырады, ал кіріс сигналды азайтқанда «1» деңгейінен «0» деңгейіне ауысады. ТТЛ-схемалары үшін гистерезис шамасы 1В-қа тең.

6-сурет. Шмитта тригерінің функционалды схемасы (а), УГО (б) және амплитудалық сипаттамасы (в1).

Гистерезис арқасында Шмитта триггері формалаушы ретінде аналогты құрылғыларда және бірвибратор схемаларында тікбұрышты импульсті қолданады.

Қорытындылай келсек, триггердің типтерінің әр түрлі болуы, оның негізінде күрделі схема тізбегін құрастыруға болады. Триггердің типі әртүрлі сипатталған оның жұмысының логикасымен анықталады: сипаттама көбейтінділеріменғ уақыт диаграммаларымен, күй кестесімен т.б.

Цифрлық санағыш деп – кіріске түскен импульстарды санайтын, берілген кодта есептің нәтижесін формалайтын және қажет болған жағдайда бұл нәтижені сақтайтын құрылғыны айтамыз. Кезкелген санағыштың негізінде динамикалық немесе екісатылы триггерлер жұмыс істейді. Бір сатылы статикалық триггерлер санағыштартар үшін жарамайды. Сонымен бірге базалық болып тек Т-триггер емес, онымен қатар D-триггер немесе JK-триггеді қолданады.

Санағыштық әртүрлі күйлерінің санын сыйымдылық немесе есеп модулі деп атайды. Триггерінің күйі тізбектелген екілік кодқа сәйкес келетін екілік санағыштар қолданылады. Әдетте санағыштар әр импульс түскен сайын өзінің күйін өсу ретінде өзгертеді. Мұндай санағыш суммалаушы немесе тікелей есеп манағышы деп аталады. Егер сигналы кіріске түскен сайын санағыштың күйі төмендесе вычетающий немесе кері есеп санағышы деп атаймыз. Есеп бағытын өзгерте алатын санағыштар реверсивті санағыш деп аталады.

Асинхронды санағыштар құрылымы жағынан ең қарапайым болып келеді. Бұндай санағышты санағыш триггерлерді тізбектей жалғап жүзеге асыруға болады (7,а-сурет). Оның графикалық мағынасын СТ символы көрсетеді. Кейде УГО-да есептің бағытын бағыттаушымен (стрелка) көрсетеді. Егер бағыттаушы оңға бағытталса онда суммалаушы санағышты көрсетеді, бағыттаушы солға бағытталса вычетающий, ал екі бағытты бағыттаушы болса онда реверсивный.

7-сурет Фронт бойынша жұмыс істейтін, динамикалық кірісті асинхронды төрт разрядты суммалаушы санағыштың структурасы (а) және УГО (б).

7,а-суретте санағыштың структурасында саналатын импульстар түсетін бір С ақпараттық кірістен тұрады, сброс кірісі R барлық триггерлерді және Q1...Q4 төрт шығысты бір уақытта нөлдейді. Бірінші триггер өзінің күйін әрбір импульс біткен сайын қарама қарсыға ауыстырады. Барлық триггерлер тізбеутей жалғанғандықтан, олар екілік разрядқа сәйкес келеді және өзінің күйін алдыңғы триггердің шығысындағы спадқа байланысты өзгертеді.

Суммалаушы санағыштың уақыт диаграммасы 8-суретте көрсетілген. Оны құрастырғанда санағыштың бастапқы күйі нөлдік деңгейде болады.

8-сурет. Суммалаушы санағыш жұмысының уақыт диағраммасы

Асинхронды вычетающий санағыштыңТікелей есеп санағышынан айырмашылығы, оның ауысу синалы кіші разрядтан үлкен разрядқа әрбір триггердің тікелей емес инверсті шығысынан алынады.

Реверсивті санағышты жасау үшін санағыш триггердің тізбектелген разрядтарының кірісін алдыңғы триггердің тікелей немесе инверсті шығыстарға қосуға мүмкіндік беретін құрылғы қажет.

Регистр деп (ағылшын тілінен аударғанда to register-регистрлеу) – екілік ақпаратты өңдеуге , сақтауға, жазуға арналған функционалды құрылғыны айтамыз. Санағыштармен қатар регистрларда ең көп таралған сандық құрылғы. Кез келген регистрдің негізі қарапайым JK немесе D-триггер тізбегімен құралады. Регистрға ақпаратты енгізу процессін ввод немесе запись деп, ал одан информацияны шығару вывод немесе считывание деп атайды. Бір триггер екілік ақпараттың бір битін сақтай және есте сақтай алатын болған соң оны бір разрядты регистр деп мсанауға болады. Кез келген регистрдің шартты графикалық мағынасын көбінесе өрісте RG әріпімен белгілейді. Ең көп таралған регистрдің түрі сақтау және ығыссу регистрі. Регистрдің аранайы түрлері бар, олар: мысалы, АЦП қолданатын тізбектелген жақындау (приближение) регистрі, СОЗУ ретінде қолданылатын көп мақсатты регистрі.

Құрылғылар бойынша ең көп таралғаны сақтау регистрі. Атына қарай, оның міндеті қысқа салыстырмалы уақыт ішінде екілік ақпараттың бірнеше разрядтарын сақтау. Бұл регистрлар әрқайсысы екілік санның бір разрядын сақтайтын синхронизациялық триггерлердің жиынтығын көрсетеді. Ақпаратты параллельді кодпен жазуды барлық триггерлер біруақытта синхронизацияның ортақ кірісіндегі сигнал бойынша жүзеге асырады. Сондықтан регистрді параллельді деп атайды.

9-суретте D-триггердегі төртразрядты сақтау регистрінің схемасы. Стробирующи кіріс ЕО оған «1» логикалық деңгейін берген кезде регистрға жазылған ақпаратты Және логикалық элементінде жиналған кілт арқылы шығысқа рұқсат береді. Рұқсат етілген сигнал жоқ болғанда барлық шығыс «0» тең болады.

9 9-сурет. Стобирленген шығысты D-триггердегң параллельдң регистр ( сақтау реистрі) струтурасы (а) және УГО (б)