Обнаружение ошибки в центральном процессоре.

В СР ошибка может произойти или в CPS или в MAU. Ошибки бывают двух типов:

- Единичная ошибка. Производится полная диагностика неисправности стороны Ср. если ошибка больше не обнаруживается, ей присваивается статус единичной, и данная сторона СР продолжает работу.

- Повторяющаяся ошибка – ошибка, при которой СР не может продолжать нормальную работу. Срабатывает аварийная сигнализация (см. рис. Обнаружение ошибки в центральном процессоре).

На данном рисунке:

1. Ошибка произошла.

2. АМU \ MAU тестируют обе стороны Ср и выявляют неисправную.

3. Ошибка обнаружена в СР – А.

4. СР – В становится исполнительным. СР – А останавливается

5. СР – В модернизирует СР – А (производит перезагрузку).

6. Ошибка в СР – А обнаружена при модернизации.

7. СР – А останавливается. Срабатывает аварийная сигнализация. Идентифицируется адрес подозреваемой в неисправности платы. СР – В остается исполнительным.

8. Станционный персонал принимает соответствующие меры.

СР хранит информацию обо всех повторяющихся ошибках и о 100 наиболее часто встречающихся единичных ошибках. Эта информация помогает при диагностике СР.

AMU – узел автоматического технического обслуживания

CP – центральный процессор

MAU – узел технического обслуживания

.

Рис.24. Обнаружение ошибки в центральном процессоре (СР)

Структура процессора электронной системы s-12.

Функции процессора выполняются отдельной РВА. Все типы РВА построены на микропроцессоре Intel 8086 (80386). Тактовая частота генерируется тактовым генератором, расположенным на самой плате, так что каждая плата микропроцессора в системе имеет свой собственный генератор тактовой частоты.

Процессорная плата обеспечивает обнаружение различных ошибок и их коррекцию, включая контроль таймера и защиту памяти. Она снабжена интерфейсом Низкоскоростной шины и Высокоскоростной шины. Высокоскоростная шина имеет 20 параллельных адресных линий и 16 линий для обмена данными для подключения интерфейса процессора к терминальным схемам.

Программное обеспечение управляющего устройства хранится в ОЗУ. Процессор содержит 1(4) Мбайт памяти, обеспеченной микросхемами динамического ОЗУ по 256 Кбайт.

Процессоры электронной системы 5 ess

В блоке процессора коммутационного модуля (SMPU ) выполняет большую часть работы по обработке вызовов процессор коммутационного модуля SMP. Активный процессор коммутационного модуля обеспечивает, чтобы все пути доступа, установленные в в соответствующем TSI (блок обмена временных интервалов), были бы так же установлены в том TSI, который связан с резервным процессором.

MMSU – модульный блок физических измерений, который является физическим доступом к аналоговым абонентским и соединительным линиям управляется блоком процессора коммутационного модуля через периферийные интерфейсные шины управления.

Сигнальный процессор SP является основным средством передача и приема линейных сигналов к периферийным блокам и от них. Он сканирует изменения в сигнализации для сообщения об этом модульному процессору. SP также осуществляет хранение полученной информации о сигнализации в быстродействующей памяти, которая может быть прочитана процессором коммутационного модуля в любое время. Изменения сигналов, введенные SMP, передаются SP в линию.

В состав блока коммутации сообщений (MSGS), который позволяет передавать административные сообщения и сообщения обработки вызова между коммутационными модулями и административным модулем, содержит процессор коммутации сообщений (ММР). ММР контролирует код, последовательности протокольной информации и определяет место назначения.