- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •15.1. Дешифраторы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
Ключевые положения
Рисунок
4.1 – Амплитудная характеристика
идеального параметрического стабилизатора
напряжения
На рис. 4.1 приведена амплитудная характеристика Uвых = f(Uвх) идеального стабилизатора напряжения. Из этой характеристики видно, что, начиная с входного напряжения Uвх = U0ст, дальнейший рост входного напряжения не вызывает изменения выходного напряжения Uвых, т.е. осуществляется стабилизация.
Принципиальная схема параметрического стабилизатора напряжения (рис. 4.2) является делителем входного напряжения Uвх с ограничительным резистором Rогр в верхнем плече и стабилитроном VD в нижнем.
Рисунок 4.2 – Схема параметрического стабилизатора напряжения
Стабилизация достигается тем, что избыток входного напряжения
(Uвх – Uст) гасится на ограничительном резисторе Rогр.
Поскольку стабилизатор является делителем напряжения, то при Ін << Іст, т.е. при большом сопротивлении нагрузки Rн, входное напряжение распределяется между его плечами по закону Кирхгофа, и поэтому выходное напряжение равно
Uвых = Uвх – Іст Rогр. (4.1)
Из (4.1) следует, что единственной возможностью стабилизировать выходное напряжение (Uвых = const) является увеличение тока Іст при увеличении входного напряжения Uвх > U0ст.
Тогда идеальная ВАХ VD должна иметь вид, представленный на рис. 4.3, а именно: до какого-то определённого напряжения на стабилитроне (Uст < U0ст) ток стабилитрона Іст отсутствует. Поэтому, как следует из (4.1), Uвых = Uвх, т.е. стабилизации нет.
Когда же напряжение на стабилитроне превысит напряжение стабилизации (Uст > U0ст), то появится ток стабилитрона Іст, который вызовет падение избыточного напряжения ІстRогр на резисторе Rогр, из-за чего выходное напряжение Uвых останется неизменным.
Стабилитрон, условное обозначение которого приведено на рис. 4.4, имеет ВАХ, близкую к идеальной (рис. 4.5).
VD
VD
Рисунок 4.3 – ВАХ идеального элемента стабилизации |
Рисунок 4.4 – Стабилитрон: а) условное обозначение; б) полярность обратного напряжения |
Рисунок
4.5 – ВАХ стабилитрона
Из рис. 4.5 видно, что большому изменению тока (Іст max – Іст min) сопутствует незначительное изменение обратного напряжения стабилитрона (Uст max – Uст min), т.е. оно остаётся стабильным. Это явление и используется в стабилизаторах напряжения.
Стабилизатор выполняет свои функции лишь при условии Ін << Іст min, т.е. при большом сопротивлении нагрузки Rн >> Rогр .
Для объяснения принципа действия стабилизатора найдём уравнение линии нагрузки. По закону Кирхгофа входное напряжение Uвх распределяется между стабилитроном VD и ограничительным сопротивлением Rогр (см. рис. 4.2):
Uвх = Uст + Іст Rогр, (4.2)
откуда
Іст
=
,
(4.3)
где Uст – обратное напряжение на стабилитроне, являющееся выходным.
Выражение (4.3) является уравнением линии нагрузки. Поскольку относительно осей координат (Uст, Iст) уравнение (4.3) первой степени, то линией нагрузки является прямая, которая при Uвх = Uвх1 строится по двум точкам 1 и 2 (рис. 4.6).
Точка 1: Іст = 0, из уравнения(4.3) получаем: Uст = Uвх1.
Точка
2: Uст
=
0, из уравнения (4.3) получаем: Iст
=
.
Рисунок 4.6 – Диаграмма работы параметрического стабилизатора напряжения
Стабилизатор работает следующим образом.
Найдём
изменение выходного напряжения при
изменении входного. Пусть выходное
напряжение возросло от Uвх1
до Uвх2.
Тогда линия нагрузки сместится параллельно
относительно самой себе (точки 3; 4). Из
рис. 4.6 видно, что изменение выходного
напряжения
намного меньше изменения входного (
<<
),
т.е. выходное напряжение стабильно.
Наличие стабилизации объясняется следующим образом.
Выходное напряжение по закону Кирхгофа равно
Uвых = Uвх – Іст Rогр. (4.4)
При
малом входном напряжении
электрический пробой стабилитрона VD
не наступает, и поэтому его цепь фактически
разорвана (Іст = 0).
Поэтому, как видно из формулы (4.4), выходное
напряжение повторяет входное (Uвх
=
Uст),
т.е. стабилизации нет.
Когда
же входное напряжение велико
,
стабилитрон VD
пробивается.
Появляется ток стабилитрона Іст
>
0:
Іст
=
,
(4.5)
создавая падение напряжения Іст Rогр на ограничительном резисторе Rогр. Чем выше входное напряжение, тем больше ток Іст и, как следствие, больше падение напряжения Іст Rогр. Так избыток входного напряжения (Uвх – Uст) падает на Rогр, оставляя выходное напряжение Uвых неизменным, т.е. стабильным.
Эффективность стабилизатора оценивается коэффициентом стабилизации, который равен отношению относительных изменений входного и выходного напряжений:
.
(4.6)
Всегда Кст > 1 и чем больше его значение, тем стабильнее выходное напряжение.
