- •1.1 Схемотехника. Цифровая схемотехника. Уровни сигналов. Положительная и отрицательная логика.
- •1.2 Счетчики с недвоичным кодированием. Счетчики в коде Грея. Область применения. Общая структура.
- •2.1 Понятие логический элемент. Простейшие логические элементы. Общий принцип построения логических элементов.
- •2.2 Счетчики с произвольным и управляемым модулем счета. Двоично-десятичные счетчики.
- •3.1 Понятие интегральная логическая схема (имс). Маркировка имс. Технология изготовления. Типы логики.
- •3.2Риверсивные счетчики. Общая структура. Принцип работы. Назначение.
- •4.2 Стековое зу. Память типа fifo. Общая структура. Назначение. Принцип работы.
- •5.1 Цифровые узлы. Последовательностные и комбинационные устройства. Общая структура и принцип работы.
- •6.1 Комбинационная логика. Этапы синтеза комбинационных автоматов. Методы синтеза.
- •5.2 Счетчики. Двоично-вычитающие и двоично-суммирующие счетчики. Общая структура. Принцип работы. Область применения.
- •7.1 Дешифраторы. Классификация дешифраторов. Общий принцип работы и область применения. Каскадирование дешифраторов.
- •7.2 Счетчики. Общая характеристика. Классификация. Область применения.
- •8.2 Дешифраторы. Приницп работы. Линейный дешифратор. Внутренняя структура.
- •8.2 Регистры с обратной связью. Генераторы псевдослучайных последовательностей на базе регистров.
- •9.1 Дешифраторы. Назначение и принцип работы. Структура пирамидального дешифратора.
- •9.2 Регистровый файл. Область применения. Общая структура.
- •10.1 Дешифраторы. Назначение и принцип работы. Структура прямоугольного дешифратора.
- •10.2 Регистры последовательного приближения. Область применения. Общая структура
- •11.1 Дешифратор семисегментного кода. Структура. Схема включения.
- •12.1 Комбинационные схемы. Мультиплексоры. Назначение. Структура. Каскадирование мультиплексоров. Мультиплексирование шин..
- •12.2 Универсальный регистр. Реверсивный регистр. Общая структура. Назначение. Универсальные регистры
- •15.2 Последовательный (сдвиговый) регистр. Общая структура. Назначение.
- •16.1 Схема указателя старшей единицы. Назначение. Структура и принцип работы.
- •16.2 Регистры. Классификация регистров. Параллельные регистры. Назначение. Общая структура.
- •17.1 Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в псоледовательный.
- •18.1 Демультиплексоры. Реализация логических функций и преобразователей последовательного кода в параллельный на демультиплексорах.
- •18.2 Счетные триггеры.Применения.Jk-триггеры.T-триггер.Структура.Синтез.
- •19.1 Схемы контроля четности. Назначение. Структура. Бит паритета. Контроль четности.
- •19.2 Запоминающие устройства. Основные сведения, система параметров и классификация. Характеристики запоминающих устройств.
- •20.1 Мажоритарные элементы. Область применения. Структура.
- •20.2 Триггеры. Rs-триггер. Приоритетный rs-триггер. Структура. Синтез. Область применения.
- •21.1. Цифровые компараторы. Область применения. Общая структура. Наращивание Компараторов
- •21.2. Память для хранения многоразрядных слов. Структура многоразрядного озу с совмещенной шиной данных.
- •22.1 Сумматоры двоичных кодов чисел. Классификация сумматоров. Общая структура. Область применения.
- •22.2 Полупроводниковая память с двухтактной организацией. Динамическая память типа dram.
- •23.1 Арифметико-логические устройства. Принцип работы. Общая структура. Область применения.
- •23.2 Полупроводниковая память. Классификация полупроводниковой памяти. Общая структура полупроводниковой памяти. Память типа sram. Основные сигналы. Временные диаграммы работы
- •24.1Преобразователи кода. Преобразователи прямого кода в дополнительный.Преобразователи двоиччных кодов в код Грея.
- •24.2 Основная структурная организация полупроводниковой памяти. Память соструктурой 2d, 3d и 2dm.
15.2 Последовательный (сдвиговый) регистр. Общая структура. Назначение.
16.1 Схема указателя старшей единицы. Назначение. Структура и принцип работы.
Указатели старшей единицы – приоритетные шифраторы, предназначенный для поиска старшей (левой) единицы в слове и формирования на выходе двоичного номера искомого разряда.
Назначение: указатели старшей единицы применяют в устройствах нормализации чисел с плавающей запятой, в системах с приоритетным обслуживанием запросов на прерывание компьютера. Чаще всего используется для формирования подсистемы прерываний.
Структура и принцип работы: Для указания старшей единицы (поиск разряда слова) используют шифраторы приоритета (рисунок 3.12). На вход этого шифратора поступает восьмиразрядное слово (инвертированное), на его выходе в виде трёхразрядного кода вырабатывается номер разряда содержащего старшую единицу.
Функции Z2, Z1,
и Z0 реализующая
с помощью комбинационной схемы КС,
структура которой определяется
полученными выше зависимостями. Кроме
того, схема имеет дополнительный вход
и
два дополнительных выхода—
и
,
обеспечивающие возможность каскадирования
шифраторов приоритета для анализа
положения старшей единицы в слове,
разрядность которого превышает 8.
Вход
осуществляет
стробирование шифратора. При единичном
значении
шифратор
блокирован и можно производить смену
входного слова без появления на выходе
ложных сигналов. В это же время
сигналы
и
также
становятся единичными (в данном случае
это пассивные сигналы). При нулевом
значении
разрешается
работа шифратора и снимается блокировка
с элементов И-НЕ. Сигнал
играет
роль стробирующего для следующей за
данной группой разрядов группы младших
разрядов данного слова. Только при
условии нулевых значений всех разрядов
данного слова и
на
выходе
появится
нуль, разрешающий работу младшей группы,
что и требуется по логике работы
многоразрядного шифратора. Сигнал A=1
оповещает о наличии хотя бы одной единицы
в анализируемом слове.
Схема может быть реализована 3 способами:
Применение цепочной схемы;
Не цепочной ( подключение ко входу приоритетного шифратора дешифратор СD+DC).
Синтез, с помощью таблицы истиности.
16.2 Регистры. Классификация регистров. Параллельные регистры. Назначение. Общая структура.
17.1 Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в псоледовательный.
Mультипле́ксор —
комбинационное цифровое устройство
позволяющее передавать сигнал с одного из
входов на выход; при этом выбор желаемого
входа осуществляется подачей
соответствующей комбинации управляющих
сигналов на адресные входы.
Сигналы на адресных входах
определяют, какой конкретно информационный
канал подключен к выходу. Если между
числом информационных входов
и
числом адресных входов
действует
соотношение
,
то такой мультиплексор называют полным.
Если
,
то мультиплексор называют неполным.
Разрешающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, то есть могут блокировать действие всего устройства.
В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются.
Условно-графическое изображение мультиплексора
Информационные входы
Адресные входы
Разрешающий вход
Внутренняя реализация мультиплексора
D0-D7- информационные входы, A,B,C-адресные входы
Для реализация логических функций мультиплексорами.
Нужно составить таблицу истинности логической функции, взять мультиплексор с количеством адресных входом равным количеству аргументов функции.В этом случае реализуется тривиальный метод проектирования, заключающийся в том, что входные переменные нужно подключить к адресным входам, в соответствии с их весами, а на информационные входы подать логические нули и единицы в соответствии с таблицей истинности логической функции.
Типо, вот-так
Построение схем сравнения и преобразователей параллельного кода в последовательный.
Цифрово́й компара́тор или компара́тор ко́дов логическое устройство с двумя словарными входами, на которые подаются два разных двоичных слова равной в битах длины и обычно с тремя двоичными выходами, на которые выдаётся признак сравнения входных слов, — первое слово больше второго, меньше или слова равны.
Таблица истиности
a |
b |
> |
< |
= |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
Y==
Y<=
Y>=
Схема
Условно-графическое изображение
Для преобразования параллельного кода в последовательный и наоборот в системах передачи данных используются параллельно-последовательные регистры сдвига. Для этого на информационные входы регистра подается информация в параллельном виде, данные в последовательном виде получают путем подачи синхросигналов.
Схема
Условно-графическое обозначение
17.2 Триггеры. D-триггер. Триггер «Защелка». Структура. Синтез. Область применения. 1. Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в последовательный.
Триггер – это электронное устройство, которое предназначается для записи и хранения информации. Обычно он имеет два выхода: прямой и инверсный; и некоторое количество входов, в зависимости от выполняемой задачи. Под действием входных сигналов, изменяется состояние выходов.
D-триггер — триггер, который запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.
Схема и УГО
D-триггер в основном используется для реализации защёлки, также используется для формирования регистров, счетчиков, ОЗУ и т.д.
