- •1.1 Схемотехника. Цифровая схемотехника. Уровни сигналов. Положительная и отрицательная логика.
- •1.2 Счетчики с недвоичным кодированием. Счетчики в коде Грея. Область применения. Общая структура.
- •2.1 Понятие логический элемент. Простейшие логические элементы. Общий принцип построения логических элементов.
- •2.2 Счетчики с произвольным и управляемым модулем счета. Двоично-десятичные счетчики.
- •3.1 Понятие интегральная логическая схема (имс). Маркировка имс. Технология изготовления. Типы логики.
- •3.2Риверсивные счетчики. Общая структура. Принцип работы. Назначение.
- •4.2 Стековое зу. Память типа fifo. Общая структура. Назначение. Принцип работы.
- •5.1 Цифровые узлы. Последовательностные и комбинационные устройства. Общая структура и принцип работы.
- •6.1 Комбинационная логика. Этапы синтеза комбинационных автоматов. Методы синтеза.
- •5.2 Счетчики. Двоично-вычитающие и двоично-суммирующие счетчики. Общая структура. Принцип работы. Область применения.
- •7.1 Дешифраторы. Классификация дешифраторов. Общий принцип работы и область применения. Каскадирование дешифраторов.
- •7.2 Счетчики. Общая характеристика. Классификация. Область применения.
- •8.2 Дешифраторы. Приницп работы. Линейный дешифратор. Внутренняя структура.
- •8.2 Регистры с обратной связью. Генераторы псевдослучайных последовательностей на базе регистров.
- •9.1 Дешифраторы. Назначение и принцип работы. Структура пирамидального дешифратора.
- •9.2 Регистровый файл. Область применения. Общая структура.
- •10.1 Дешифраторы. Назначение и принцип работы. Структура прямоугольного дешифратора.
- •10.2 Регистры последовательного приближения. Область применения. Общая структура
- •11.1 Дешифратор семисегментного кода. Структура. Схема включения.
- •12.1 Комбинационные схемы. Мультиплексоры. Назначение. Структура. Каскадирование мультиплексоров. Мультиплексирование шин..
- •12.2 Универсальный регистр. Реверсивный регистр. Общая структура. Назначение. Универсальные регистры
- •15.2 Последовательный (сдвиговый) регистр. Общая структура. Назначение.
- •16.1 Схема указателя старшей единицы. Назначение. Структура и принцип работы.
- •16.2 Регистры. Классификация регистров. Параллельные регистры. Назначение. Общая структура.
- •17.1 Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в псоледовательный.
- •18.1 Демультиплексоры. Реализация логических функций и преобразователей последовательного кода в параллельный на демультиплексорах.
- •18.2 Счетные триггеры.Применения.Jk-триггеры.T-триггер.Структура.Синтез.
- •19.1 Схемы контроля четности. Назначение. Структура. Бит паритета. Контроль четности.
- •19.2 Запоминающие устройства. Основные сведения, система параметров и классификация. Характеристики запоминающих устройств.
- •20.1 Мажоритарные элементы. Область применения. Структура.
- •20.2 Триггеры. Rs-триггер. Приоритетный rs-триггер. Структура. Синтез. Область применения.
- •21.1. Цифровые компараторы. Область применения. Общая структура. Наращивание Компараторов
- •21.2. Память для хранения многоразрядных слов. Структура многоразрядного озу с совмещенной шиной данных.
- •22.1 Сумматоры двоичных кодов чисел. Классификация сумматоров. Общая структура. Область применения.
- •22.2 Полупроводниковая память с двухтактной организацией. Динамическая память типа dram.
- •23.1 Арифметико-логические устройства. Принцип работы. Общая структура. Область применения.
- •23.2 Полупроводниковая память. Классификация полупроводниковой памяти. Общая структура полупроводниковой памяти. Память типа sram. Основные сигналы. Временные диаграммы работы
- •24.1Преобразователи кода. Преобразователи прямого кода в дополнительный.Преобразователи двоиччных кодов в код Грея.
- •24.2 Основная структурная организация полупроводниковой памяти. Память соструктурой 2d, 3d и 2dm.
4.2 Стековое зу. Память типа fifo. Общая структура. Назначение. Принцип работы.
|
|
|
|
|
Стековая память |
|
|
||
|
|
|
||
|
Стековая память обеспечивает такой режим работы, когда информация записывается и считывается по принципу «последним записан — первым считан* (LIFO-Last In First Out). Память с подобной организацией широко применяется для запоминания и восстановления содержимого регистров процессора (контекста) при обработке подпрограмм и прерываний. Работу стековой памяти поясняет рис. 5.18, а. |
|
||
|
|
|
||
|
|
|
|
|
|
|
|
||
|
Рис. 5.18. Организация стековой памяти: а — логика работы; б — аппаратно-программный стек |
|
||
|
|
|
||
|
Когда слово А заносится в стек, оно располагается в первой свободной ячейке. Каждое следующее записываемое слово перемещает все содержимое стека на одну ячейку вверх и занимает освободившуюся ячейку. Запись очередного кода, после Н, приводит к переполнению стека и потере кода А. Считывание кодов из стека осуществляется в обратном порядке, то есть начиная с кода Н, который был записан последним. Отметим, что доступ к произвольному коду в стеке формально недопустим до извлечения всех кодов, записанных позже. Наиболее распространенным в настоящее время является внешний или аппаратно-программный стек, в котором для хранения информации отводится область ОП. Обычно для этих целей отводится участок памяти с наибольшими адресами, а стек расширяется в сторону уменьшения адресов. Поскольку программа обычно загружается, начиная с меньших адресов, такой прием во многих случаях позволяет избежать перекрытия областей программы и стека. Адресация стека обеспечивается специальным регистром — указателем стека (SP — stack pointer), в который предварительно помещается наибольший адрес области основной памяти, отведенной под стек (рис. 5.18, б). При занесении в стек очередного слова сначала производится уменьшение на единицу содержимого указателя стека (УС), которое затем используется как адрес ячейки, куда и производится запись, то есть указатель стека хранит адрес той ячейки, к которой было произведено последнее обращение. Это можно описать в виде: УС:= УС -1; ОП[(УС)]:=ШД. При считывании слова из стека в качестве адреса этого слова берется текущее содержимое указателя стека, а после того как слово извлечено, содержимое УС |
|
||
|
|
|
||
Характерной особенностью памяти FIFO по сравнению с обычной памятью SRAM является отсутствие адресных линий. Базовая архитектура FIFO представлена в виде массива RAM с перемещаемыми при считывании и записи указателями начала и конца свободного пространства памяти. Преимуществом такого способа организации памяти является выводная совместимость микросхем FIFO, имеющих разную информационную емкость.
Другим отличительным свойством памяти FIFO является наличие отдельного порта для чтения и отдельного порта для записи данных. Благодаря наличию указателей и двухпортовой структуре памяти FIFO, стробы считывания и записи данных могут поступать на одноименные входы памяти в произвольном порядке.
Использование запоминающего устройства типа FIFO может оказаться незаменимым там, где требуется передача данных между отдельными элементами, работающими с разными тактовыми частотами
и различной разрядностью шины.
